KR900005921B1 - 한글/영문 디스플레이 장치 - Google Patents

한글/영문 디스플레이 장치 Download PDF

Info

Publication number
KR900005921B1
KR900005921B1 KR1019870008415A KR870008415A KR900005921B1 KR 900005921 B1 KR900005921 B1 KR 900005921B1 KR 1019870008415 A KR1019870008415 A KR 1019870008415A KR 870008415 A KR870008415 A KR 870008415A KR 900005921 B1 KR900005921 B1 KR 900005921B1
Authority
KR
South Korea
Prior art keywords
output
signal
byte
character
clock
Prior art date
Application number
KR1019870008415A
Other languages
English (en)
Other versions
KR890002753A (ko
Inventor
김기섭
조종원
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870008415A priority Critical patent/KR900005921B1/ko
Publication of KR890002753A publication Critical patent/KR890002753A/ko
Application granted granted Critical
Publication of KR900005921B1 publication Critical patent/KR900005921B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Abstract

내용 없음.

Description

한글/영문 디스플레이 장치
제1도는 본 발명에 따른 블록도.
제2도는 본 발명에 따른 제1도의 구체회로도.
제3도는 본 발명에 따른 병렬메모리 방식으로 동작파형도.
제4도는 본 발명에 따른 직렬 메모리 방식의 동작파형도.
* 도면의 주요부분에 대한 부호의 설명
100 : 중앙처리장치 200 : CRT 제어부
300 : 어드레스 디코더 및 버퍼 400 : 비디오 램
500 : 래치회로 600 : 선택제어부
700 : 디코더 논리부 800 : 문자발생기
900 : 표시부 1000 : 모드 레지스터
본 발명은 한글 및 영문을 표시하는 컴퓨터 디스플레이 장치에 관한 것으로서, 특히 하나의 하드웨어 구성으로 한글 및 영문표시용 2바이트 전용과 2또는 1바이트 혼용 체계의 2가지 모드를 겸용하여 처리할 수 있는 한글/ 영문 디스플레이 장치에 관한 것이다.
일반적으로 한글을 표시하는 컴퓨터 디스플레이 장치에서 모든 문자(한/영)를 2바이트 체제로 하여 디스플레이 하는 방식과, 한글, 한자는 2바이트를 사용하고, ASC-II(영문 및 숫자)는 1바이트로 디스플레이하는 두가지 방식이 있었다.
종래의 상기 2바이트를 사용하는 방식의 시스템에서는 2바이트와 1바이트의 혼용 체제를 같이 사용할 수 없는 결점이 있어서 일반 소프트웨어와 호환성에서 불합리한 문제점이 있었고, 2바이트와 1바이트를 혼용하는 시스템에서는 1바이트와 2바이트 코드를 코드상에 구별해주어야 하므로 코드 이용률이 떨어지는 결점이 있었다.
왜냐하면, 2바이트 코드중에 첫 번째 바이트의 최상위 비트(MSB)로 코드를 구별하므로 총 1216코드중 1/2를 사용할 수 없기 때문이다(MSB=Ø인 2바이트 코드).
따라서 본 발명은 종래의 문제점을 해결하기 위해 하나의 하드웨어로써 두가지 모드(2바이트 체계와 2바이트 및 바이트 혼용체계)를 겸용으로 처리할 수 있는 회로를 제공하는데 그 목적이 있다.
이하 본 발명을 첨부된 도면을 참조하면 상세히 설명한다.
제1도는 본 발명에 따른 블록도로서 모드에 따른 입력 명령에 의해 프로그램을 처리하여 어드레스의 데이터 및 제어신호를 출력하는 중앙처리장치(100)와, 한글과 영문코드 데이터를 저장할 수 있으면서 상기 중앙처리장치(100)의 제어에 의해 기입 또는 독출할 수 있는 비디오램(400)과, 소정의 타이밍 클럭신호를 받아 상기 비디오램(400)의 어드레스 신호를 발생하며 CRT의 수직,수평동기 신호 및 레스트 스켄신호를 출력하는 CRT제어부(200)와, 병렬모드와 직렬 모드를 지정하는 모드 레지스터(1000)와, 상기 중앙처리장치(100)의 출력데이타를 버퍼링하며, 상기 중앙처리장치(100)에서 발생하는 어드레스 및 제어신호를 상기 모드레지스터(1000)에서 출력되는 제어신호에 따라 디코딩하여 상기 비디오램(400)의 기입/독출에 따른 제어신호(C)와 버스 선택 제어신호에 의해 버스를 선택하고 상기 비디오램(400)의 칩 선택신호(
Figure kpo00001
)를 발생하는 어드레스 디코더 및 버퍼(300)와, 상기 비디오램(400)에서 출력되는 한글 및 영문코드 데이터를 직렬 및 병렬 모드별로 래치하는 래치회로(500)와 , 상기 CRT제어부(200)의 타이밍 발생 클럭과 모드레지스터(1000)의 병렬/직렬 모드 선택신호 및 래치회로(500)의 한글 캐릭터 체크신호(MSB)를 받아 한글일 경우 2번째 클럭을 유지시키도록 제어하며 모드에 따라 병렬 및 직렬 바이트로 데이터를 래치하도록 상기 래치회로(500)의 래치 클럭을 발생하고 버퍼를 인에이블하며 버스선택신호를 출력하는 선택제어부(600)와, 상기 래치회로(500)로부터 병렬 및 직렬 모드에 관계없이 한글일 경우 입력 2바이트 문자코드를 문자 클럭에 맞게 1바이트씩 받고 영문일 경우 1바이트씩 받아 상기 선택제어부(600)의 제어신호에 따라 디코딩하여 출력하는 디코더 논리부(700), 상기 디코더 논리부(700)의 출력을 받아 상기 CRT제어부(200)에서 발생하는 타이밍신호와 레스트 스켄신호에 의해 문자 이미지를 선택하여 쉬프트시켜 출력하는 문자 발생기(800)와, 상기 문자 발생기(800)의 출력을 상기 CRT제어부(200)의 출력되는 수직, 수평 동기신호에 의해 문자를 디스플레이하는 표시부(900)으로 구성된다.
상기 구성에 따라 본 발명의 실시예를 간략히 기술하면, 중앙처리장치(100)에서 프로그램에 따라 명령어 및 2바이트 데이터를 처리하여 데이터 저장을 위해 제어신호 및 어드레스로 출력하는 어드레스 디코더 및 버퍼(300)에 입력된다. 우선 어드레스 디코더 및 버퍼(300)에서는 상기 중앙처리장치(100)에서 발생되는 제어신호 및 어드레스 신호를 디코딩하여 상기 중앙처리장치(100)에서 출력하는 문자데이터의 흐름을 결정하기 위한 버스 선택 제어신호를 발생하고, 비디오램(400)으로의 문자 데이터를 저장하기 위한 제어신호 및 상기 문자 데이터를 저장하기 위한 어드레스 신호를 발생한다. 상기 어드레스 디코더 및 버퍼(300)의 디코딩을 위한 제어신호는 모드레지스터(1000)로부터 발생되어 이에 따라 디코딩되며, 상기 어드레스 디코더 및 버퍼(300)에서 출력되는 어드레스 신호 및 제어신호에 따라 중앙처리장치(100)에서 발생되는 영문 및 한글을 저장한다.
여기서 어드레스 디코더 및 버퍼(300)의 제어에 의해 한글일때는 2바이트로, 영문일때는 1바이트씩 저장되도록 한다.
또한 비디오램(400)의 출력은 상기 중앙처리장치(100)에서 발생하는 제어신호에 의해 어드레스 디코더 및 버퍼(300)의 출력이 비디오램(400)을 독출모드로 지정하고, CRT제어부(200)에서 발생되는 리플레쉬 어드레스 신호에 의해 비디오램(400)으로 문자 데이터를 독출하고, 상기 독출한 한글 및 영문코드가 래치회로(500)에서 래치된다.
상기 래치회로(500)에서는 상기 비디오램(400)의 데이터 래치를 선택 제어부(600)의 제어로 래치되는데, 상기 래치회로(500)의 출력으로부터 한글시 이어지는 다음 클럭을 발생치 않도록 선택제어부(600)에 제어신호를 인가한다.
상기 선택제어부(600)는 상기 모드레지스터(1000)와 CRT제어부(200)의 발생신호와 상기 래치회로(500)로부터 출력된 데이터로부터 한글 코드시 발생되는 신호에 의해 상기 래치회로(500)의 클럭신호와 버퍼인에이블 신호 및 선택신호를 발생하도록 되어 있다. 그리고 상기 래치회로(500)의 래치된 한글 및 영문 코드를 디코더 논리부(700)에 입력하면 선택제어부(600)의 신호에 의해 적절한 데이터를 다시 선택하여 문자 발생기(800)로 입력한다. 상기 문자 발생기(800)에서는 CRT제어부(200)에서 발생하는 타이밍 신호 및 레스터 스켄신호에 따라 문자가 발생되어 표시부(900)로 공급하면 CRT제어부(200)의 수직, 수평동기 신호에 따라 해당문자가 발생되어 표시부(900)를 통해 문자가 표시된다.
제2도는 본 고안에 따른 제1도의 구체회로도로서, 중앙처리장치(100)은 동일부호를 사용하였고, 한글/영문 코드를 내장할 수 잇는 제,12램(5, 6)이 비디오램(400)에 대응하고, 상기 중앙처리장치(100)와 데이터버스(D0-D15)와 연결되어 비디오램(400)에서 데이터를 읽을시 인에이블되는 버퍼(2)와 비디오램(400)으로 데이터를 출력할시 인에이블 되는 버퍼(3)와 상기 중앙처리장치(100)의 어드레스버스(A0-A15)와 제어버스(C)와 연결되어 양 입력신호를 디코딩하여 상기 비디오램(400)의 제어신호(C) 및 상기 버퍼(2, 3)의 버스선택신호를 제공하는 디코더(17) 및 상기 CRT제어부(200)의 출력에 따라 CRT제어부(200)의 출력단(MA0-MA13)의 출력과 상기 디코더(17)의 출력 어드레스 신호를 선택하여 비디오램(400)의 어드레스 신호를 제공하는 제1버스 선택기(18)와, 상기 디코더(17)의 출력에 따라 비디오램(400)의 출력을 상기 중앙처리장치(100)로 읽어들이도록 하는 데이터 버스를 선택하는 제2버스 선택기(4)로 구성된 부분이 어드레스 디코더 및 버퍼(300)에 대응하고, 소정 타이밍 신호를 발생하여 상기 제1버스선택기(18)의 버스선택 제어신호와 선택 제어부(600) 및 제1버스 선택기(18)로 공급하고 문자발생기(800)의 쉬프트 클럭신호를 공급하는 발생하는 타이밍 논리기(20) 와 CRT를 제어하는 전용칩으로서 상기 문자발생기(800) 레스트 어드레스 신호와 표시부(900)의 수직, 수평동기 신호를 발생하는 CRT제어기(19)로 구성된 부분이 CRT제어부(200)에 대응하여, 스위치(SW1)의 조작에 의해 병렬모드와 직렬모드 지정신호를 디플립플롭(999)의 출력단(Q)으로 발생하여 상기 디코더(17) 및 선택제어부(600)를 제어하는 모드레지스터(1000)와, 상기 모드레지스터(1000)와 타이밍논리기(20)의 출력을 받아 상기 비디오램(400)의 출력을 직렬 또는 병렬 또는 병렬모드에 따라 래치토록 제어하는 신호를 발생하는 제어논리기(23)와 상기 제어논리기(23)의 출력에 의해 선택신호르 발생하는 선택기(22)로 구성된 부분이 선택제어부(600)에 대응하고, 상기 선택제어부(600)의 출력에 따라 상기 비디오램(400)의 출력을 병렬모드와 직렬 모드별로 데이터를 래치하는 래치(7, 8, 9, 10) 및 버퍼(11)와, 상기 래치(9)에서 래치된 최상위비트(MSB)의 출력으로부터 한글에 따른 기능을 감지하여 상기 제어논리기(23)에 입력하는 티플립플롭(24)과, 상기 래치(7, 8, 9, 10) 및 버퍼(11)의 출력을 선택제어부(600)의 제어논리기(23)에서 발생하는 제어신호에 따라 상, 하위 바이트를 선택하는 선택기(12-15)로 구성된 부분이 래치부(500)에 대응하며, 상기 래치회로(500)의 선택기(12-15)의 출력을 상기 래치회로(500)의 티플립플롭(24)의 출력에 따라 2바이트 문자코드로 입력되어 문자 클럭에 맞추어서 1바이트씩 출력하고 또는 1바이트만을 선택하여 출력하는 디코더논리부(700)와, 상기 디코더 논리부(700)의 출력을 CRT제어기(19)의 레스트(Raster)어드레스에 따라 스켄하여 이미지 즉, 영문 또는 한글의 형상 데이터를 발생하는 캐릭터롬(25)과, 상기 캐릭터 롬(25)의 병렬 출력을 상기 타이밍논리기(20)에서 발생하는 클럭에 따라 쉬프트 하여 직렬로 도트·클럭에 따라 출력하는 쉬프트레지스터(26)로 구성된 부분이 문자발생기(800)에 대응하고, 상기 문자발생기(800)의 출력을 상기 CRT제어기(19)에서 발생하는 수직, 수평동기신호에 따라 디스플레이하는 표시부(900)로 구성된다.
상기 타이밍논리기(20)의 CRT제어기(19) 및 제1버스 선택기(18)로 공급되는 클럭은 문자 캐릭터 클럭이고, 상기 쉬프트 레지스터(26)로 공급되는 클럭은 상기 캐릭터 클럭을 8분주한 도트 클럭이다.
제3도는 본 발명에 따른 병렬메모리의 방식의 CRT제어기(19)의 한글/영문 독출파형도로서, 3a 파형은 타이밍 논리기(20)의 출력 캐릭터 클럭신호이고, 3b는 비디오램(400)에 저장된 메모리 데이터 예이며, 3c는 제 1, 2 램(5, 6)의 데이터 출력예이고, 3d는 제어논리기(23)의 단자(52)의 출력파형이고, 3e는 3d에 따른 래치(7, 8)의 출력예이며, 3f는 제어논리기(23)의 단자(53)의 출력파형이며, 3g는 3f에 따른 래치(9)의 출력예이고, 3h는 3f에 따른 래치(10)의 출력예이며, 3i는 제어논리기(23)의 단자(57)의 출력파형이고 3j는 플립플롭(24)의 출력(56)파형이며, 3k는 캐릭터롬(25)의 출력예이고, 3l는 쉬프트 레지스터(26)의 출력예이다.
제4도는 본 발명에 따른 직렬 메모리 방식의 CRT제어기(19)의 제어에 따라 출력되는 한글/영문 독출파형도로서, 4a-4g의 출력파형은 제3도의 동일부분 회로의 출력이고, 4h는 래치(8), 버퍼(11)의 출력예이며, 4l, 4j도 제3도의 동일 회로 출력예이고, 4k는 제어논리기(23)의 단자(54)의 출력이며, (4)는 캐릭터롬(25)의 출력예이고, 4m는 쉬프트 레지스터(26)의 출력예이다.
따라서 본 발명의 구체적 일실시예를 제2-4도를 참조하여 상세히 기술하면, 제3도와 같이 병렬 메모리 방식에서 중앙처리장치(100)에서 비디오램(400)의 제1,2램(5, 6)의 데이터 리드/라이트는 중앙처리장치(100)에서 발생되는 제어신호가 디코딩되어 제1버스 선택기(18)를 통해 지정된다. 그리고 병렬 및 직렬모드는 스위치(SW1)의 선택에 따라 디플립플롬(999)에서 래치하여 출력단(Q)의 상태가 상기 디코더(18) 및 선택 제어부(600)로 입력된다.
그리고 상기 중앙처리장치(100)에서 출력되는 제어신호 및 어드레스 신호를 디코더(17)에서 디코딩하여(3a) 와 같은 타이밍논리기(20)의 출력에 따라 제1버스 선택기(18)에서 상기 디코더(17)의 출력을 선택하고 제1,2램(5, 6)에 입력할 시 중앙처리장치(100)의 출력 데이터 즉, 한글/영문 코드가 기입된다.
즉, 제1,2램(5,6)으로 데이터버스(32)를 통해 중앙처리장치(100)에서 처리한 한글/영문 코드를 기입하는데 , 디코더(17)에서 발생되는 신호에 의해 버퍼(2, 3)를 인에이블 함과 동시에 제1,2램(5, 6)을 칩 인에이블함으로 이루어진다.
그리고 상기 비디오램(400)으로부터 영문 및 한글 코드를 독출시는 중앙처리장치(100)에서 발생하는 제어신호(C)를 디코더(17)에서 디코딩하여 제1,2램(5,6)을 리드모드로 지정하면, 타이밍 논리기(20)를 통하여 출력되는 캐릭터 클럭에 의해 CRT제어기(19)의 리플레쉬 어드레스 신호를 제1,2 램(5, 6)으로 인가하여 (3c)와 같이 영문 및 한글 코드를 독출한다. 그리고 읽어낸 제1,2램(5,6)의 문자는 코드는 래치(7, 8)에서 래치됨과 동시에 디코더(17)의 제어로 제2버스 선택기(4)에서 선택되어 버퍼(2)를 통해 중앙처리장치(100)에서 상기 제1,2램(5, 6)으로부터 출력되는 코드데이타를 확인해 볼 수 있다.
그리고 모드레지스터(1000)의 스위치(SW1)의 선택에 따라 디플립플롭(999)에서 병렬 모드와 직렬모드를 선택하는데, 스위치(SW1)가 전원단(Vcc)에 연결될 때 디플립플롭(999)의 출력단(Q)은 "하이"가 되고, 접지와 연결될 때 출력단(Q)은 "로우"가 되어 병렬 및 직렬모드가 선택된다. 따라서 디플립플롭(999)의 출력단(Q)의 출력과 타임논리기(20)의 클럭 신호(3a)가 티플립플롭(24) 및 제어놀리기(23)의 클럭단에 입력되고, 디플립플롭(999)의 출력단(Q)의 출력신호가 선택기(22)에 입력된다.
그리고 제어논리기(23)에서 발생된 신호 (3d) 및 (3f)가 선택기(22)에 입력되어 상기 선택기(22)에서 선택된 통로를 통래 래치(8)의 클럭단(CK)으로 입력됨과 동시에 래치(7, 9, 10)의 클럭단(CK)의 클럭으로 인가하여 제1,2램(5, 6)의 데이터를 (3e)와 같이 래치(7, 10)에서 래치하고, (3g)(3h)와 같이 래치(9, 10)에서 래치한다. 즉, 제3도에서와 같이 "가, A,B,C"를 병렬 방식으로 래치(7, 8)에서 (3e)파형과 같이 출력되고, (3f) 파형인 제어논리기(23)의 래치 클럭단(53)의 신호가 래치(9, 10)의 클럭으로 입력되어 래치(7, 8)의 출력을 래치(9, 10)에서 (3g, 3h)와 같이 출력되어 (3k)와 같이 "가"의 좌우 2바이트를 츨력하고 "A, B, C, "에 대해 1바이트씩 출력된다.
이때 상기 출력신호가 선택기(12-13)의 입력단에 대기하면 제어논리기(23)에 발생하는 선택제어신호단(57)의 신호가(3i)와 같이 선택기(12-13)의 제어단(S)에 입력되어 입력을 선택하여 디코더 논리부(700)로 입력된다. 한편 상기 래치(9)의 MSB가 "하이"인 경우 한글이므로 티플립플롭(24)에서 래치하여 출력단(Q)으로 (3j)와 같이 발생되어 선택제어 신호단(56)을 통해 제어논리기(23)로 입력함과 동시에 디코더 논리부(700)로 입력되는데, 제어논리기(23)에서 (3f)와 같이 래치클럭(53)의 2번째 클럭을 발생치 않도록하여 두 개의 캐릭터동안 병렬로 출력된 (3k)와 같이 한글 첫 번째 바이트(1st byte)와 두 번째 바이트(1nd byte)가 래치되어 있고, 그 다음 클럭에서는 정상적으로 래치하여 (3k)와 같이 다음 영문을 래치한다.
상기 모드에서 선택신호(3i)가 상기한 바와같이 "하이"이므로 선택기(12, 14)가 동작하게 되어 한글의 경우 2바이트, 영문의 경우 2바이트(1st-00H, 2nd=code)가 디코더 논리부(700)으로 들어가게 되며, 디코더 논리부(700)는 티플립플롭(24)의 이미지 좌/우 신호(R/L)에 의해 매 클럭마다 캐릭터롬(25)으로 한글의 경우 첫 번째, 두 번째 바이트(1st, 2nd) 코드를 입력하고, 영문인 경우 1바이트 코드를 입력하도록 하여 CRT제어기(19)의 레스터 스켄신호에 따라 스켄되어 병렬 데이터로 출력되고 타이밍 논리기(20)의 발생 캐릭터를 클럭에 따라 해당 문자가 쉬프트 레지스터(26)에서 직렬로 출력시켜 디스플레이장치(900)로 (31)가 같이 도트 클럭에 따라 CRT제어기(19)의 동기에 맞추어 표시된다.
직렬 메모리방식의 모드인 경우 중앙처리장치(100)의 데이터를 제1,2램(5, 6)에 기입/독출할 때 모드레지스터(1000)의 디플립플롭(999)의 모드 선택 제어신호가 디코더(17), 논리제어기(23)와 선택기(22)에 입력된다.
한편 타이밍 논리기(20)에서 발생된 클럭신호(4a)가 CRT제어기(19)와 제어논리기(23) 및 티플립플롭(24)에 입력된다. 중앙처리장치(100)의 발생 어드레스 및 제어신호를 디코더(17)에서 디코딩 하여 제1,2램(5, 6)의 기입/독출모드를 설정하고, 상기 버퍼(2, 3)의 기입/독출에 따른 데이터 입력출력 패스를 결정한다. 이어서 제1버스 선택기(18)의 선택에 따라 상기 디코더(17)에서 발생된 어드레스 신호와 CRT제어기(19)에서 발생하는 어드레스를 선택하여 제1,2 램(5, 6)의 직렬 메모리방식의 기입/독출할 어드레스 번지를 지정한다. 즉, CRT제어기(19)가 발생한 제1,2 램(5, 6)의 어드레스는 제1버스 선택기(18)에 의해 선택되어 지정된 어드레스로 상기 제1, 2램(5, 6)의 데이터에서 한글은 첫 번째 바이트(1st), 두 번째 바이트(2nd)로 출력함은 물론, 영문도 직렬로 출력되어야 되므로 제어논리기(23)에서는 디플립플롭(999)과, 스위치(SW1)에 의한 직렬 메모리 방식 지정에 의해 래치클럭단(52)을 통해 (4d)와 같이 래치클럭을 발생하고, 상기 선택기(22)에서 (4d) 및 (4f)와 같이 래치클럭단(52, 53)의 출력을 래치하는데, 래치(7)는 매클럭마다 래치클럭(4d)에 의해 (4c)의 데이터를 (4e)와 같이 래치한다.
그리고 래치클럭단(53, 55)의 클럭신호(4f)가 래치(8, 9)의 클럭단으로 입력되어 (4g)와 같이 래치(9)의 출력중의 MSB를 티르립플롭(24)에서 래치하여 MSB가 1인 경우 (4j)와 같이 한글이므로, 자신이 래치클럭을 새로 발생하여 다음 클럭을 발생시키지 않도록 한다. (4f)와 같이 이 래치클럭단(53)의 출력에서는 선택기(22)의 출력단(55)을 통한 래치클럭신호에 의해 제2램(6) 데이터를 (4h)와 같이 래치하므로 시각적으로 2번째 데이터를 래치하게 된다.
상기 래치(8)에서 래치한 이 데이터를 모드레지스터(1000)의 디플립플롭(999)의 출력단(Q)의 발생된 신호에 의해 제어논리기(23)에서 발생된 신호가 인버터(N1)에 의해 버퍼(11)을 인에이블 하게 되므로 래치(8)의 출력이 버퍼(11)를 통해 직접 선택기(14)의 입력으로 들어가 선택기(12, 14)에 한글 첫 번째 바이트(1st), 두 번째 바이트(2nd)가 입력된다.
그리고 상기 티플립플롭(24)의 출력단(Q)의 출력은 디코더논리부(700)의 한글 모드로 만드는 이미지 좌/우 신호단(R/L)으로 입력됨과 동시에 제어논리기(23)로 입력된다. 이때 제어논리기(23)의 출력단(57)의 출력은 한글의 경우 2클럭동안(4i)와 같이 "하이"를 유지하고, 영문인 경우 "로우"를 유지하여 그 데이터를 디코더논리부(700)로 보낸다.
이때의 데이터를 보면 한글인 경우 디코드 논리를 필요로 하는 2바이트 코드가 2클럭동안 유지되고 있으며, 영문의 경우 제어논리기(23)의 출력단(57)은 "로우"이므로 첫 번째 바이트가 00H, 두 번째 바이트가 코드로 한 클럭동안 유지된다.
상기 디코더논리부(700)로 들어간 선택기(14)의 출력 데이터 코드는 티플립플롭(24)의 출력단(Q)의 좌/우 신호(R/L)신호와 함께 매클럭마다 캐릭터 롬(25)에 적절한 데이터(한글의 경우 1st 2nd, 영문의 경우 code)를 인가하여 CRT제어기(19)에서 발생하는 레스터 스켄신호에 의해 문자가 병렬로 발생되어 타이밍 논리부(20)에서 캐릭터 클럭에 따라 쉬프터 레지스터(26)에서 (4l)과 같이 직렬로 발생문자의 영상을 발생하여 (4m)과 같이 출력되어 표시부제어기(19)의 수직/수평동기 신호에 따라 영문 및 한글이 표시부(900)에 표시된다.
상술한 바와 같이 종래의 방식에서 사용되는 1바이트 체제를 제공하며, 한글을 처리하기 위하여 2바이트 체제를 사용하는 방법으로 동작시 한글, 영문 모두 2바이트 혼용 체제 방법과 한글, 영문의 2바이트, 1바이트 체제 방법을 겸용으로 모두 사용할 수 있으므로 이용 효율을 향상시킨 이점이 있다.

Claims (1)

  1. 입력모드 명령에 따라 프로그램을 처리하여 어드레스와 데이터 및 제어신호를 출력하는 중앙처리장치(100)와, 한글과 영문 코드를 기입 또는 독출할 수 있는 비디오램(400)과, 타이밍 신호를 받아 상기 비디오램(400)의 어드레스 신호를 발생하는 CRT제어부(200)와, 문자형상기 발생후 쉬프트되어 출력되는 문자 발생부(800)와, 상기 문자발생부(800)의 출력을 디스플레이하는 표시부(900)를 구비한 한글/영문처리장치에 있어서, 병렬 모드와 직렬 모드를 지정하는 모드레지스터(1000)와, 상기 중앙처리장치(100)와 CRT제어부(200)의 출력을 받도록 연결되어 출력 데이터를 버퍼링하며 상기 발생 어드레스 신호를 상기 모드레지스터(1000)의 출력에 따라 디코딩하여 상기 비디오램(400) 기입/독출 제어신호와 버스 선택신호를 출력하여 버스를 선택하는 어드레스 디코더 및 버퍼(300)와, 상기 비디오램(400)의 출력단과 연결되어 상기 CRT제어부(200)에서 발생하는 디스플레이 어드레스에 의해 지정된 비디오램의 표시될 문자(한/영)코드를 래치하는 래치회로(500)와, 상기 CRT제어부(200)의 클럭과 모드레지스터(1000)의 병렬/직렬모드 신호 및 래치회로(500)의 한글 캐릭터 체크 신호(MSB)를 받도록 연결되어 한글일시 2번째 클럭을 발생시키지 않도록 하여 모드에 따라 바이트별로 데이터를 래치하도록 상기 래치회로(500)의 래치클럭을 발생하고 버퍼를 인에이블 하며 버스선택 신호를 발생하는 선택제어부(600)와, 상기 래치회로(500)의 출력단과 연결되어 입력 2바이트 문자코드를 문자 클럭에 맞게 1바이트씩 또는 1바이트만 출력하는 디코더논리부(700)로 구성됨을 특징으로 하는 한글/영문 디스플레이장치.
KR1019870008415A 1987-07-31 1987-07-31 한글/영문 디스플레이 장치 KR900005921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870008415A KR900005921B1 (ko) 1987-07-31 1987-07-31 한글/영문 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870008415A KR900005921B1 (ko) 1987-07-31 1987-07-31 한글/영문 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR890002753A KR890002753A (ko) 1989-04-11
KR900005921B1 true KR900005921B1 (ko) 1990-08-16

Family

ID=19263484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008415A KR900005921B1 (ko) 1987-07-31 1987-07-31 한글/영문 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR900005921B1 (ko)

Also Published As

Publication number Publication date
KR890002753A (ko) 1989-04-11

Similar Documents

Publication Publication Date Title
US4613852A (en) Display apparatus
EP0004554A2 (en) Scanned screen layouts in display system
US4203102A (en) Character display system
EP0237706B1 (en) Electrical display system
US4924410A (en) Display control method and system
US5969727A (en) Method and system for displaying static and moving images on a display device
EP0395916A2 (en) Separate font and attribute display system
JPS5948393B2 (ja) デイスプレイ装置
US5093902A (en) Memory control apparatus for accessing an image memory in cycle stealing fashion to read and write videotex signals
US4243987A (en) Display processor for producing video signals from digitally encoded data to create an alphanumeric display
KR900005921B1 (ko) 한글/영문 디스플레이 장치
US4868556A (en) Cathode ray tube controller
US5367317A (en) Screen display device
US4125830A (en) Alphanumeric display system
JPS58159578A (ja) 表示装置
JPS6329289B2 (ko)
KR920001310B1 (ko) 문자표시장치
JPS6140996B2 (ko)
KR920001189B1 (ko) 문자코드의 폰트 이미지 전개회로
KR920010444B1 (ko) 문자표시 시스템
KR100329942B1 (ko) 캐릭터표시제어회로
KR880002118B1 (ko) 문자처리장치
JPH031186A (ja) キャラクタ表示装置
KR930005846B1 (ko) 비디오 콘트롤 회로
KR940003625B1 (ko) 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020726

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee