KR890002753A - 한글/영문 디스플레이 장치 - Google Patents
한글/영문 디스플레이 장치 Download PDFInfo
- Publication number
- KR890002753A KR890002753A KR1019870008415A KR870008415A KR890002753A KR 890002753 A KR890002753 A KR 890002753A KR 1019870008415 A KR1019870008415 A KR 1019870008415A KR 870008415 A KR870008415 A KR 870008415A KR 890002753 A KR890002753 A KR 890002753A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- character
- mode
- korean
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
Abstract
내용없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명에 따른 블럭도, 제 2도는 본 발명에 따른 제 1도의 구체회로도, 제 3도는 본 발명에 따른 병렬메모리 방식의 동작파형도.
Claims (1)
- 한글/영문 처리장치에 있어서, 입력모드 명령에 따라 프로그램을 처리하여 어드레스와 데이타 및 제어신호를 출력하는 중앙처리장치(100)와, 한글과 영문코드를 기입 또는 독출할 수 있는 비디오 램(400)과, 타이밍 신호를 받아 상기 비디오 램(400)의 어드레스 신호를 발생하는 CRT 제어부(200)와, 병렬모드와 라인 모드를 지정하는 모드 레지스터(1000)와, 상기 중앙처리장치(100)의 출력데이타를 버퍼링하며, 상기 발생 어드레스 신호를 상기 모드레지스터(1000)의 출력에 따라 디코딩하여 상기 비디오 램(400) 기입/독출 제어신호와 버스 선택신호를 출력하여 버스를 선택하는 어드레스 디코더 및 버퍼(300)와, 상기 비디오 램(400)의 출력 한글 및 영문코드를 래치하는 래치회로(500)와, 상기 CRT 제어부(200)의 클럭과 모드레지스터(100) 병렬/라인모드 신호 및 래치회로(500)의 한글 캐릭터 체크 신호(MSB)를 받아 한글일시 2번째 클럭을 발생시키지 않도록 하며 모드에 바이트 별로 데이타를 래치하도록 상기 래치회로(500)의 래치 클럭을 발생하고 버퍼를 인에 이블하며 버스선택 신호를 발생하는 선택제어부(600)와, 상기 래치회로(500)로 부터 입력 2바이트 문자코드를 문자 클럭에 맞게 1바이트씩 또는 1바이트만 출력하는 디코드 논리부(700)와, 상기 디코더(700)의 출력에 따라 문자가 발생된 후 쉬프트되어 출력되는 문자 발생부(800)와, 상기 문자 발생부(800)의 출력을 디스플레이하는 표시부(900)로 구성함을 특징으로 하는 한글/영문 디스플레이 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870008415A KR900005921B1 (ko) | 1987-07-31 | 1987-07-31 | 한글/영문 디스플레이 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870008415A KR900005921B1 (ko) | 1987-07-31 | 1987-07-31 | 한글/영문 디스플레이 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890002753A true KR890002753A (ko) | 1989-04-11 |
KR900005921B1 KR900005921B1 (ko) | 1990-08-16 |
Family
ID=19263484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870008415A KR900005921B1 (ko) | 1987-07-31 | 1987-07-31 | 한글/영문 디스플레이 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900005921B1 (ko) |
-
1987
- 1987-07-31 KR KR1019870008415A patent/KR900005921B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900005921B1 (ko) | 1990-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0247147B1 (en) | Data processing system employing virtual memory operations | |
KR890007285A (ko) | Fifo버퍼 제어기 | |
KR880008330A (ko) | 스테이틱 램의 프리차아지 시스템 | |
KR900005283A (ko) | 문자 디스플레이 장치에서의 문자의 행사이 간격 조정회로 | |
KR840006851A (ko) | 데이타 자동연속 처리회로 | |
KR960020510A (ko) | 줄길이복호화기 | |
KR910014951A (ko) | 메모리 시험장치 | |
KR970029883A (ko) | 고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 방법 | |
KR930022863A (ko) | 문자 표시 장치 | |
KR890013561A (ko) | 어드레스수식회로 | |
KR890002753A (ko) | 한글/영문 디스플레이 장치 | |
JPS649635B2 (ko) | ||
KR920004981A (ko) | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 | |
KR860009421A (ko) | 논리기능을 가진 기억회로 | |
KR920004978A (ko) | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법 | |
KR970025144A (ko) | 가변길이 복호화기의 메모리 인터페이스방법 및 회로 | |
SU451109A1 (ru) | Устройство дл отображени информации | |
KR100205305B1 (ko) | 페이지 모드회로 | |
KR940001845Y1 (ko) | 한글/한자 변환 로직회로 | |
KR860000590A (ko) | 한글 문자 임력 표시 처리방식 | |
KR910015943A (ko) | 필드 속성 발생회로 | |
KR890017961A (ko) | 픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로 | |
JPS61230192A (ja) | 表示装置におけるアトリビユ−ト制御装置 | |
KR910008594A (ko) | 비디오 신호 프로세서 제어기용 명령 발생기 구조물 | |
KR970049407A (ko) | 디스플레이 데이터 램의 어드레스 발생 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020726 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |