KR890013561A - 어드레스수식회로 - Google Patents

어드레스수식회로 Download PDF

Info

Publication number
KR890013561A
KR890013561A KR1019890001454A KR890001454A KR890013561A KR 890013561 A KR890013561 A KR 890013561A KR 1019890001454 A KR1019890001454 A KR 1019890001454A KR 890001454 A KR890001454 A KR 890001454A KR 890013561 A KR890013561 A KR 890013561A
Authority
KR
South Korea
Prior art keywords
address
bit
data
control bit
control
Prior art date
Application number
KR1019890001454A
Other languages
English (en)
Other versions
KR920002661B1 (ko
Inventor
마사히코 가시마
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR890013561A publication Critical patent/KR890013561A/ko
Application granted granted Critical
Publication of KR920002661B1 publication Critical patent/KR920002661B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

내용 없음.

Description

어드레스수식회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 어드레스수식회로의 예를 나타낸 블록도,
제3도는 제2도에 나타낸 어드레스수식회로가 내장된 마이크로컴퓨터의 블록도,
제4도(A) 내지 제4도(C)는 제2도와 제3도에 나타낸 제어비트 데이터 검출회로의 실제적인 구성을 나타낸 도면.

Claims (17)

  1. 제어비트부(12-1)내의 제어비트 데이터가 어드레스 수식을 위한 명령으로 검출될 경우 제1제어신호(SA)를 발생시키고 수식될 어드레스의 비트수가“m+1”비트이상으로 검출될 경우 제2제어신호(SB)를 발생 시키기 위해 제어비트부(12-1)와 m비트(n<M) 오퍼랜드부(12-2)를 갖춘 n비트 어드레스수식명령(12)중 상기 제어비트부(12-1)의 데이터를 수신하도록 접속된 검출수단(16)과, 오퍼랜드부(12-2)에 저장된 어드레스 수식 데이터와 함께 로드된 제1제어신호(SA)에 응답하는 제1m비트 어드레스카운터수단(13,14) 및, 상기 검출수단(16)에 의해 검출되는 수식될 어드레스의 비트길이가 “m+1”비트 이상일 경우 어드레스수식 데이터로서 제어비트부(12-1)내의 데이터의 일부와 함께 로드된 제2제어신호(SB)에 응답하는 제2k비트(k<m)어드레스카운터수단(17,18)에 의해“m+k”비트 어드레스출력을 상기 제1 및 제2어드레스 카운터수단(13,14,17,18)으로부터 얻을 수 있도록 이루어진 것을 특징으로 하는 반도체메모리장치의 어드레스를 수식하기 위한 어드레스수식회로.
  2. 제1항에 있어서, 어드레스수식명령(12)이 프로그램 ROM(11)으로부터 독출되도록 이루어진 것을 특징으로 하는 어드레스수식회로.
  3. 제1항에 있어서, 상기 검출수단(16)이 상기 제어비트부(12-1)내의 제어비트 데이터를 디코드하기 위한 디코더수단(16A)을 포함하는 것을 특징으로 하는 어드레스수식회로.
  4. 제3항에 있어서, 상기 디코더수단(16A)이 마스크 ROM을 포함하는 것을 특징으로 하는 어드레스수식회로.
  5. 제1항에 있어서, 상기 검출수단(16)이 상기 제어비트부(12-1)내의 제어비트 데이터를 디코드하는 디코더수단(16A,16B)과 상기 제어비트부(12-1)에 포함되면서 어드레스수식을 위해 사용되는 데이터를 상기 제2어드레스 카운터수단(17,18)으로 전송시키기 위한 전송수단을 포함하는 것을 특징으로 하는 어드레스수식회로.
  6. 제5항에 있어서, 상기 디코더수단(16A,16B)이 마스크 ROM을 포함하는 것을 특징으로 하는 어드레스수식회로
  7. 제1항에 있어서, 상기 검출수단(16)이 상기 제어비트부(12-1)내의 제어비트 데이터를 디코드하기 위한 제1디코더수단(16A)과 상기 제어비트부(12-1)에 포함된 어드레스수식을 위해 사용되는 데이터를 디코드하면서 디코드된 출력을 상기 제2어드레스 카운터수단(17,18)에 공급하기 위한 제2디코더수단(16C)을 포함하는 것을 특징으로 하는 어드레스수식회로.
  8. 제7항에 있어서, 상기 각 제1 및 제2디코더수단(16A,16C)이 마스크 ROM을 포함하는 것을 특징으로 하는 어드레스수식회로.
  9. 제1항에 있어서,상기 제1어드레스 카운터수단(13,14)이 m비트 어드레스 카운터(14)와, 상기 오퍼랜드부(12-2)내의 어드레스수식데이터를 상기 m비트어드레스 카운터(14)로 공급하기 위해 상기 검출수단(16)으로 부터의 제1제어신호(SA)에 응답하는 데이터입력게이트(13)를 구비해서 이루어진 것을 특징으로 하는 어드레스수식회로.
  10. 제1항에 있어서, 상기 제2어드레스 카운터수단(17,18)이 k비트 어드레스 카운터(18)와, 상기 제어비트부(12-1)내의 데이터부분을 어드레스 수식 데이터로서 상기 k비트 어드레스 카운터(18)에 공급하기 위해 상기 검출수단(16)으로 부터의 제2제어신호(SB)에 응답하는 데이터입력게이트(17)를 구비해서 이루어진 것을 특징으로 하는 어드레스수식회로.
  11. 제어비트부(12-1)내의 제어비트 데이터가 어드레스수식을 위한 명령으로 검출될 경우 제1제어신호(SA)를 발생시키고 수식될 어드레스의 비트수가“m+1”비트 이상으로 검출될 경우 제2제어신호(SB)를 발생시키기 위해 제어비트부(12-1)와 m비트(n>m)오퍼랜드부(12-2)를 갖춘 프로그램 ROM(11)으로부터 독출된 n비트 어드레스수식명령(12)중 상기 제어비트부(12-1)의 데이터를 수신하도록 접속된 검출수단(16)과, 어드레스수식명령(12)중 오퍼랜드부(12-2)의 어드레스수식데이터가 기록되어지는 제1m비트 어드레스카운터수단(14), 상기 검출수단(16)이 어드레스수식명령을 검출할 경우 오퍼랜드부(12-2)에 저장된 어드레스수식데이터를 상기 제1m어드레스 카운터수단(14)에 공급하기 위해 상기 검출수단(16)으로부터의 제1제어신호(SA)에 응답하는 제1데이터입력게이트수단(13), 어드레스수식데이터로서 제어비트부(12-1)내의 데이터부분이 기록되는 제2어드레스카운터수단(18) 및, 상기 검출수단(16)이 어드레스수식명령을 검출하면서 그 비트길이가 “m+1”비트 이상인 것을 검출할 경우 제어비트부(12-1)내의 데이터부분을 상기 제2어드레스 카운트수단(18)에 공급하기 위해 상기 검출수단(16)으로부터의 제2제어신호(SB)에 응답하는 제2데이터입력게이트수단(17)에 의해 “m+k”비트 어드레스출력이 상기 제1 및 제2어드레스 카운터수단(14,18)으로부터 얻어지면서 “m+k”출력비트가 동시에 상기 프로그램ROM(11)에 공급되도록 이루어진 것을 특징으로 하는 프로그램 ROM의 어드레스를 수식하기 위한 어드레스수식회로.
  12. 제11항에 있어서, 상기 검출수단(16)이 제어비트부(12-1)내의 제어비트 데이터를 디코드하기 위한 디코더수단(16A)을 포함하는 것을 특징으로 하는 어드레스 수식회로.
  13. 제12항에 있어서, 상기 티코더수단이 마스크 ROM을 포함하는 것을 특징으로 하는 어드레스수식회로.
  14. 제11항에 있어서, 상기 검출수단(16)이 제어비트부(12-1)내의 제어비트 데이터를 디코드하기 위한 디코더수단(16A,16B)과, 제어비트부(12-1)에 포함되면서 어드레스수식을 위해 사용되는 데이터를 상기 제2어드레스 카운터수단(18)에 전송시키기 위한 전송수단을 포함하는 것을 특징으로 하는 어드레스수식회로.
  15. 제14항에 있어서, 상기 디코더수단(16A,16B)이 마스크 ROM을 포함하는 것을 특징으로 하는 어드레스수식회로.
  16. 제 11항에 있어서, 상기 검출수단(16)이 상기 제어비트부(12-1)내의 제어비트 데이터를 디코드하기 위한 제1디코더수단(16A)과 상기 제어비트부(12-1)내의 포함된 어드레스수식을 위해 사용되는 데이터를 디코드하면서 디코드된 출력을 상기 제2어드레스 카운터수단(18)에 공급하기 위한 제2디코더수단(16C)을 포함하는 것을 특징으로 하는 어드레스수식회로.
  17. 제16항에 있어서, 상기 각 제1 및 제2디코더수단(16A.16C)이 마스크ROM을 포함하는 것을 특징으로 하는 어드레스수식회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890001454A 1988-02-09 1989-02-09 어드레스수식회로 KR920002661B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-28101 1988-02-09
JP63028101A JPH01204147A (ja) 1988-02-09 1988-02-09 アドレス修飾回路

Publications (2)

Publication Number Publication Date
KR890013561A true KR890013561A (ko) 1989-09-23
KR920002661B1 KR920002661B1 (ko) 1992-03-31

Family

ID=12239409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890001454A KR920002661B1 (ko) 1988-02-09 1989-02-09 어드레스수식회로

Country Status (5)

Country Link
US (1) US5179676A (ko)
EP (1) EP0327950B1 (ko)
JP (1) JPH01204147A (ko)
KR (1) KR920002661B1 (ko)
DE (1) DE68926541T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008479A (en) * 1988-09-27 1991-04-16 Mitsubishi Gas Chemical Company, Inc. Process for production of 2,6-dimethylnaphthalene
JPH0662469B2 (ja) * 1989-03-27 1994-08-17 セントラル硝子株式会社 ビス（トリフルオロメチルフェニル）メタノールの製造法
US4996374A (en) * 1989-12-15 1991-02-26 Arco Chemical Technology, Inc. Hydrogenation of acetophenone
JP2556182B2 (ja) * 1990-08-29 1996-11-20 三菱電機株式会社 デ−タ処理装置
US5566308A (en) * 1994-05-25 1996-10-15 National Semiconductor Corporation Processor core which provides a linear extension of an addressable memory space
US5915266A (en) * 1994-05-25 1999-06-22 National Semiconductor Corporation Processor core which provides a linear extension of an addressable memory space
US6182202B1 (en) * 1997-10-31 2001-01-30 Oracle Corporation Generating computer instructions having operand offset length fields for defining the length of variable length operand offsets
TWI295431B (en) * 2003-12-26 2008-04-01 Mediatek Inc Data transformation apparatus and method for transforming data block
GB2447427B (en) * 2007-03-12 2011-05-11 Advanced Risc Mach Ltd Address calculation within data processing systems

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657705A (en) * 1969-11-12 1972-04-18 Honeywell Inc Instruction translation control with extended address prefix decoding
US3593313A (en) * 1969-12-15 1971-07-13 Computer Design Corp Calculator apparatus
US3735355A (en) * 1971-05-12 1973-05-22 Burroughs Corp Digital processor having variable length addressing
JPS5137853B2 (ko) * 1971-09-11 1976-10-18
DE2309029C2 (de) * 1973-02-23 1985-10-03 Nixdorf Computer Ag, 4790 Paderborn Elektronische Digital-Datenverarbeitungs-Anlage mit Mikroprogrammsteuerung
US4162519A (en) * 1975-01-20 1979-07-24 Nixdorf Computer Ag Data processor with address allocation to operations
JPS5721799B2 (ko) * 1975-02-01 1982-05-10
US3976976A (en) * 1975-04-04 1976-08-24 The United States Of America As Represented By The Secretary Of The Navy Method and means to access and extended memory unit
JPS51149735A (en) * 1975-06-17 1976-12-22 Fujitsu Ltd Microprocessor with program,memory and address expansion hunction
JPS5469937A (en) * 1977-11-15 1979-06-05 Toshiba Corp Address modifying unit
JPS54156434A (en) * 1978-05-30 1979-12-10 Nippon Telegr & Teleph Corp <Ntt> Jump system between pages
NL7807314A (nl) * 1978-07-06 1980-01-08 Philips Nv Inrichting voor het vergroten van de lengte van een logisch computeradres.
JPS5510649A (en) * 1978-07-10 1980-01-25 Hitachi Ltd Memory access system
US4433377A (en) * 1981-06-29 1984-02-21 Eustis Mary S Data processing with format varying
US4513395A (en) * 1983-03-25 1985-04-23 Northwest Instrument Systems, Inc. Apparatus and method for acquiring multiple groups of data signals from a synchronous logic system

Also Published As

Publication number Publication date
EP0327950A2 (en) 1989-08-16
EP0327950A3 (en) 1992-03-04
DE68926541T2 (de) 1996-10-24
DE68926541D1 (de) 1996-07-04
EP0327950B1 (en) 1996-05-29
KR920002661B1 (ko) 1992-03-31
JPH01204147A (ja) 1989-08-16
US5179676A (en) 1993-01-12

Similar Documents

Publication Publication Date Title
KR890007285A (ko) Fifo버퍼 제어기
KR960020510A (ko) 줄길이복호화기
KR890013561A (ko) 어드레스수식회로
KR900006853A (ko) 마이크로 프로세서
KR850003602A (ko) 데이터 프로세싱 시스템 및 수록방법
KR900015003A (ko) 데이타 프로세서
KR920020493A (ko) 반도체 기억장치
KR910017290A (ko) 롬 데이타 보호 방법 및 장치
KR920003169A (ko) 낮은 동작 전류를 갖는 sam 데이터 억세스 회로 및 그 방법
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
JPS5963094A (ja) メモリ装置
KR920020323A (ko) 중앙연산처리장치
KR860009421A (ko) 논리기능을 가진 기억회로
JPS623520B2 (ko)
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
KR950003977A (ko) 실행된 명령 스트림을 추적하기 위해 사용되는 신호를 발생하기 위한 회로를 포함하는 마이크로프로세서
KR920702511A (ko) 레지스터회로
JPS6470848A (en) Picture display control system
KR900003746A (ko) 어드레스 메모리 유니트
KR910017274A (ko) Pc/at의 주사기와 글로버 메모리 제어 시스템
JPS6454557A (en) Address parity checking circuit
JPS56101247A (en) Audio output device
KR890002753A (ko) 한글/영문 디스플레이 장치
KR950013255A (ko) 프레임 및 필드 구조에 따른 어드레스 발생장치
JPS56134398A (en) Check system for error detecting and correcting circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee