KR970049407A - 디스플레이 데이터 램의 어드레스 발생 방법 및 장치 - Google Patents

디스플레이 데이터 램의 어드레스 발생 방법 및 장치 Download PDF

Info

Publication number
KR970049407A
KR970049407A KR1019950059515A KR19950059515A KR970049407A KR 970049407 A KR970049407 A KR 970049407A KR 1019950059515 A KR1019950059515 A KR 1019950059515A KR 19950059515 A KR19950059515 A KR 19950059515A KR 970049407 A KR970049407 A KR 970049407A
Authority
KR
South Korea
Prior art keywords
address
ram
read
data
display data
Prior art date
Application number
KR1019950059515A
Other languages
English (en)
Other versions
KR100195271B1 (ko
Inventor
박태광
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950059515A priority Critical patent/KR100195271B1/ko
Publication of KR970049407A publication Critical patent/KR970049407A/ko
Application granted granted Critical
Publication of KR100195271B1 publication Critical patent/KR100195271B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/08—Cursor circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines

Abstract

본 발명은 디스플레이 데이터 램의 어드레스 발생방법 및 장치에 관한 것으로서, 어드레스 발생방법은 입력 어드레스를 래치하는 단계; 램데이터를 읽거나 쓸 때 어드레스를 증가시키는 단계; 램의 소정 어드레스의 데이터를 읽고 다시 데이터를 수정해야 하는 경우, 현재의 어드레스를 래치하고, 램 데이터를 읽을 때는 현재 어드레스를 출력하고, 램 데이터를 쓸 때는 현재의 어드레스를 다음 어드레스로 증가시키는 단계; 및 다시 일반적인 램의 읽기 또는 쓰기 동작을 하는 경우 상기 래치된 현재어드레스를 출력하는 단계를 포함함을 특징으로 하고, 어드레스 발생장치는 수정읽기 제어수단; 및 어드레스 카운터수단을 포함함을 특징으로 한다.
본 발명에 의하면, 커서 깜박거림과 같이 특정 디스플레이 영역에 데이터를 계속 쓰고자 할 때 유용하게 사용할 수 있다.

Description

디스플레이 데이터 램의 어드레스 발생 방법 및 장치
제4도는 본 발명의 어드레스 신호 발생 방법을 흐름도로 도시한 것이다.

Claims (3)

  1. 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 디스플레이 데이터 램의 어드레스 발생방법에 있어서, 입력어드레스를 래치하는 단계; 상기 디스플레이 데이터 램을 읽을 때는 상기 래치된 입력 어드레스를 그대로 출력하는 단계; 및 상기 디스플레이 데이터 램을 쓸 때는 상기 래치된 입력 어드레스를 다음 어드레스로 증가시키는 단계를 포함함을 특징으로 하는 디스플레이 데이터 램의 어드레스 발생방법.
  2. 디스플레이 데이터 램의 어드레스 발생방법에 있어서, 입력 어드레스를 래치하는 제1단계; 상기 디스플레이 데이터 램의 데이터를 읽거나 쓸 때 상기 래치된 입력 어드레스를 다음 어드레스로 증가시키는 제2단계; 상기 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 경우, 현재의 어드레스를 래치하고, 상기 디스플레이 데이터 램의 데이터를 읽을 때는 현재의 어드레스를 출력하고, 상기 디스플레이 데이터 램의 데이터를 쓸 때는 현재의 어드레스를 다음 어드레스로 증가시켜 출력하는 제3단계; 및 상기 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 경우에는 다시 일반적인 램의 읽기 또는 쓰기 동작을 하는 경우에는 상기 제3단계에서 래치된 현재 어드레스를 출력하는 제4단계를 포함함을 특징으로 하는 디스플레이 데이터 램의 어드레스 발생방법.
  3. 디스플레이 데이터 램 내의 소정 어드레스의 데이터를 읽고 다시 상기 어드레스의 데이터를 수정해야 하는 경우를 수정읽기 모드라고 하고, 일반적인 읽기 또는 쓰기를 하는 경우를 일반읽기/쓰기 모드라고 할 때 상기 디스플레이 데이터 램의 어드레스 발생장치에 있어서, 상기 수정읽기 모드가 아니고 일반읽기/쓰기 모드일 경우에는 상기 램을 읽을 때 인에이블되는 램읽기신호(RAM_WR_EN) 및 상기 램을 쓸 때 인에이블되는 램읽기신호(RAM_WR_EN)가 인에이블될 때마다 클럭신호(CNT_CK)를 발생하고, 상기 수정읽기 모드가 되는 경우 상기 보통읽기신호(RAM_RD_EN)가 인에이블될 때는 상기 클럭신호(CNT_CK)를 발생하지 않고 있다가 상기 램쓰기신호(RAM_WR_EN)가 인에이블될 때마다 클럭신호(CNT_CK)를 발생하며, 다시 일반읽기/쓰기 모드로 되면 상기 수정읽기 모드로 세팅될 때 저장해 두었던 어드레스를 출력시키기 위해 하나의 펄스를 출력하는 수정읽기 제어수단; 및 상기 디스플레이 데이터 램의 어드레스를 지정하는 어드레스신호를 받아 초기값으로 설정하고, 상기 수정읽기 모드가 되면 그 때의 어드레스를 저장해 놓은 후, 현재의 어드레스를 상기 수정읽기 제어부의 출력신호(CNT_CK)가 클러킹(clocking)될 때 마다 현재 어드레스를 다음 어드레스로 증가시키다가 상기 수정읽기 모드가 끝나는 시점에 상기 저장해 놓은 어드레스를 출력하는 어드레스 카운터수단을 포함함을 특징으로 하는 디스플레이 데이터 램의 어드레스 발생장치.
    ※참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019950059515A 1995-12-27 1995-12-27 디스플레이 데이터 램의 어드레스 발생 방법 및 장치 KR100195271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059515A KR100195271B1 (ko) 1995-12-27 1995-12-27 디스플레이 데이터 램의 어드레스 발생 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059515A KR100195271B1 (ko) 1995-12-27 1995-12-27 디스플레이 데이터 램의 어드레스 발생 방법 및 장치

Publications (2)

Publication Number Publication Date
KR970049407A true KR970049407A (ko) 1997-07-29
KR100195271B1 KR100195271B1 (ko) 1999-06-15

Family

ID=19445225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059515A KR100195271B1 (ko) 1995-12-27 1995-12-27 디스플레이 데이터 램의 어드레스 발생 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100195271B1 (ko)

Also Published As

Publication number Publication date
KR100195271B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970029803A (ko) 반도체 메모리장치의 프리차지 회로
KR890008850A (ko) 랜덤 억세스 메모리 유니트
KR920013462A (ko) 반도체 기억장치
KR960020510A (ko) 줄길이복호화기
KR910001771A (ko) 반도체 메모리 장치
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
KR970067382A (ko) 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치
KR970049407A (ko) 디스플레이 데이터 램의 어드레스 발생 방법 및 장치
JP3014632B2 (ja) 半導体メモリ装置の自動テスト回路
KR910003660A (ko) 벡터 또는 직접입력의 기록마스크를 갖춘 비데오 메모리
KR940006351A (ko) 데이타 신장 장치
KR970029070A (ko) 입출력데이타의 크기를 달리하는 선입선출메모리장치 및 그 방법
KR0119516Y1 (ko) 가변속도 기록장치
JPH08255112A (ja) メモリ制御方式
KR970024559A (ko) 클럭발생 장치
KR950009719A (ko) 디램(dram) 제어회로
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR930010986A (ko) 데이타 버스 사전조정 회로
KR950020736A (ko) 반도체 기억장치
TW281739B (en) Reading device of extended data output DRAM
KR960018602A (ko) 자동 테스트 회로
KR910003637A (ko) 디스플레이 문자 저장용 메모리 제어회로 및 방법
KR960018895A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
KR890002753A (ko) 한글/영문 디스플레이 장치
KR940013061A (ko) 타임스위치의 메모리 억세스회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee