KR890017961A - 픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로 - Google Patents

픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로 Download PDF

Info

Publication number
KR890017961A
KR890017961A KR1019880005810A KR880005810A KR890017961A KR 890017961 A KR890017961 A KR 890017961A KR 1019880005810 A KR1019880005810 A KR 1019880005810A KR 880005810 A KR880005810 A KR 880005810A KR 890017961 A KR890017961 A KR 890017961A
Authority
KR
South Korea
Prior art keywords
port memory
signal
dual port
picture
clock
Prior art date
Application number
KR1019880005810A
Other languages
English (en)
Other versions
KR910007393B1 (ko
Inventor
심대윤
Original Assignee
안시환
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안시환, 삼성전자 주식회사 filed Critical 안시환
Priority to KR1019880005810A priority Critical patent/KR910007393B1/ko
Publication of KR890017961A publication Critical patent/KR890017961A/ko
Application granted granted Critical
Publication of KR910007393B1 publication Critical patent/KR910007393B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Abstract

내용 없음

Description

픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 블럭도.

Claims (3)

  1. 픽처-인-픽처 콘트롤러에 있어서 듀얼 포트 메모리 제어신호 발생회로에 있어서, 그레이 코드 발생 방식으로 기입클럭을 소정 분주시킨 신호는 클럭으로 입력하며 수평동기클럭에 의해 N진 카운트하는 카운터부(10)와, 멀티포트 비디오 램인 듀얼포트 메모리(50)와 씨알티 PIP를 실현하기 위해 상기 듀얼포트 메모리(50)로부터 비디오 데이타를 읽어 직렬 전송토록 하는 DT요구신호를 발생하는 듀얼포트 요구신호 발생부(40)와, 상기 카운터(10)의 출력을 디코딩하여 상기 듀얼포트메모리(50)의 정상과 DT처리에 따른 로우와 칼럼 어드레스 스트로브 신호를 발생하고 상기 클럭신호에 따라 래치하여 출력동작을 안정화하는 상태 디코드논리부(20)와, 출력을 멀티플렉싱하여 상기 듀얼포트 메모리(50)의 로우 및 칼럼 어드레스 스트로브와 기입 및 직렬 출력 인에이블 발생하는 선택부(30)로 구성됨을 특징으로 하는 회로.
  2. 제 1 항에 있어서, 카운터부가 수평동기신호로부터 리세트되며 클럭신호에 따라 데이타 입력을 전이하여 그레이코드신호발생 방식으로 소정 카운트하는 래치수단과, 상기 래치수단의 출력을 논리화하여 상기 래치수단의 데이타 입력단으로 다시 입력하는 논리수단으로 구성됨을 특징으로 하는 회로.
  3. 제 2 항에 있어서, 상기 디코드 논리부가 상기 래치수단의 출력을 상기 클럭신호에 따라 래치하여 정상과 DT처리에 따른 상기 듀얼 포트 메모리의 로우어드레스 스트로브 신호를 발생하는 수단과, 상기 래치수단과 출력과 상기 클럭신호를 반전한 신호를 논리화하여 정상과 DT처리에 따른 칼럼 어드레스 스트로브 신호를 발생하는 수단으로 구성됨을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880005810A 1988-05-18 1988-05-18 픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로 KR910007393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880005810A KR910007393B1 (ko) 1988-05-18 1988-05-18 픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880005810A KR910007393B1 (ko) 1988-05-18 1988-05-18 픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로

Publications (2)

Publication Number Publication Date
KR890017961A true KR890017961A (ko) 1989-12-18
KR910007393B1 KR910007393B1 (ko) 1991-09-25

Family

ID=19274488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005810A KR910007393B1 (ko) 1988-05-18 1988-05-18 픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로

Country Status (1)

Country Link
KR (1) KR910007393B1 (ko)

Also Published As

Publication number Publication date
KR910007393B1 (ko) 1991-09-25

Similar Documents

Publication Publication Date Title
KR920010618A (ko) 동기형 다이나믹 ram
EP0247147B1 (en) Data processing system employing virtual memory operations
KR950020130A (ko) 메모리 어드레싱 방법 및 장치
KR890007285A (ko) Fifo버퍼 제어기
KR900005283A (ko) 문자 디스플레이 장치에서의 문자의 행사이 간격 조정회로
KR930000767B1 (ko) 반도체 기억장치
KR950013171A (ko) 디지탈 영상신호 처리용 메모리 시스템
KR890017961A (ko) 픽처-인-픽처 콘트롤러에 있어서 듀얼포트 메모리 제어신호 발생회로
KR930022863A (ko) 문자 표시 장치
KR960032217A (ko) 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법
EP0718848A2 (en) Burst transmission semiconductor memory device
KR920020926A (ko) 영상처리 시스템의 고스트 노이즈 제거회로
KR900002629A (ko) 줌기능을 위한 어드레스 발생회로
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로
KR970073094A (ko) 디지탈 영상신호 처리용 메모리 시스템
KR940004642A (ko) 컬럼 어드레스 래치신호 발생장치
KR890002753A (ko) 한글/영문 디스플레이 장치
KR870006741A (ko) 시분할 다중 통신 시스템의 데이터 동기회로
KR880012039A (ko) 시분할 다중화 방식에서의 타임슬롯 지정장치
KR890005605A (ko) 영상장치에서의 스크로울, 팬닝회로
KR920020858A (ko) Pll 주파수 합성기 제어신호 발생장치 및 그 제어방법
KR950015073A (ko) 반복되는 데이타의 연산 처리 장치
KR880008135A (ko) 한글 영문 혼용 표시제어장치
KR950020182A (ko) 피씨엠(pcm) 채널 별 다중처리를 위한 메모리 억세스 제어 시스템
JPH05158785A (ja) 時分割データ入出力装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020830

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee