KR910008594A - 비디오 신호 프로세서 제어기용 명령 발생기 구조물 - Google Patents

비디오 신호 프로세서 제어기용 명령 발생기 구조물 Download PDF

Info

Publication number
KR910008594A
KR910008594A KR1019900016357A KR900016357A KR910008594A KR 910008594 A KR910008594 A KR 910008594A KR 1019900016357 A KR1019900016357 A KR 1019900016357A KR 900016357 A KR900016357 A KR 900016357A KR 910008594 A KR910008594 A KR 910008594A
Authority
KR
South Korea
Prior art keywords
address
command
control
circuit
input
Prior art date
Application number
KR1019900016357A
Other languages
English (en)
Other versions
KR0179362B1 (ko
Inventor
차일더스 짐
레인넥 피터
무택정
미야구찌 히로시
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/421,500 external-priority patent/US5210836A/en
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR910008594A publication Critical patent/KR910008594A/ko
Application granted granted Critical
Publication of KR0179362B1 publication Critical patent/KR0179362B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30083—Power or thermal control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3873—Variable length pipelines, e.g. elastic pipeline
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
    • F02B75/00—Other engines
    • F02B75/02—Engines characterised by their cycles, e.g. six-stroke
    • F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
    • F02B2075/027—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle four

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Image Processing (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음

Description

비디오 신호 프로세서 제어기용 명령 발생기 구조물
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 동기 벡터 프로세서를 사용하는 비디오 시스템을 도시한 도면.
제2도는 제1도의 시스템에서 사용된 동기 벡터 프로세서를 상세하게 도시한 도면.
제3도는 제2도의 동기 벡터 프로세서의 한개의 프로세서 소자를 도시한 도면.

Claims (15)

  1. 작동 모드 신호를 수신하기 위한 입력 제어 명령 및 어드레스 명령을 제광하기 위한 출력을 갖고, 상기 제어 명령 및 어드레스 명령을 수신하는 입력을 각각 갖고 있는 다수의 1-비트 병렬 작동 프로세서 소자를 갖고 있는 비디오 신호 프로세싱 디바이스로 작동할 수 있는 명령 및 어드레스 제어 회로에 있어서, 어드레스 가능 메모리 위치내에 저장된 제어 명령 및 어드레스 명령을 갖고 있는 명령 프로그램 메모리. 상기 프로그램 메모리 및 제어기 회로 입력에 접속되고 상기 어드레스가능 메모리 위치를 어드레스하도록 수신된 작동 모드 신호에 응답하며, 상기 명령 프로그램 메모리가 상기 어드레스되는 제어 명령 및 어드레스 명령을 프로세서 소자 입력에 기입하는 프로그램 카운터. 상기 어드레스되는 제어 명령을 래치하고 재공급하도록 상기 명령 프로그램 메모리로 부터 제어 명령에 응답하여 작동가능한 서브회로를 포함하는 상기 명령 프로그램 메모리 출력에 접속된 제어 회로, 및 상기 명령 프로그램 메모리 출력에 접속되고 제어 명령이 재공급될 때 상기 어드레스 명령을 순차적으로 증가시키기 위한 카운트 서브회로를 포함하는 어드레스 명령 제어 회로를 포함하는 것을 특징으로 하는 명령 및 어드레스 제어 회로.
  2. 제1항에 있어서, 어드레스 명령 제어 회로 카운트 서브회로가 상기 어드레스 명령을 1 또는 2만큼 순차적으로 증가시키기 위한 제어 논리를 포함하는 것을 특징으로 하는 명령 및 어드레스 제어 회로.
  3. 제1항에 있어서, 상기 프로세서 소자용 작동 변수를 저장하면, 상기 제어 회로 서브회로에 결합된 제1입력 및 상기 작동 변수 및 보조 저장 수단 제어 명령을 수신하기 위한 제2입력을 갖고 있는 보조 저장 수단, 및 상기 제어 명령으로 부터의 데이타 비트를 상기 보조 저장 수단으로 부터의 데이타 비트로 대처하기 위해 상기 보조 저장 수단 제어 명령에 응답하여 명령 디코딩 회로를 포함하는 것을 특징으로 하는 명령 및 어드레스 제어 회로.
  4. 제1항에 있어서, 상기 어드레스 명령 제어 회로가 각각의 상기 프로세서 소자에 제1레지스터 셋트를 어드레싱하는 어드레스 명령을 순차적으로 증가시키기 위한 제1어드레스 카운터를 포함하는 것을 특징으로 하는 명령 및 어드레스 제어 회로.
  5. 제1항에 있어서, 상기 어드레스 명령 제어 회로와 상기 프로세싱 소자에 대한 상기 입력사이에 결합되고, 상기 제1 및 제2레지스터 셋트의 일 부분을 할당하도록 구형 회전 명령에 응답하는 모듈 제어 회로를 포함하는 것을 특징으로 하는 명령 및 어드레스 제어 회로.
  6. 제1항에 있어서, 상기 비디오 신호로 부터 동기화 신호를 수신하기 위한 입력을 갖고, 명령 및 어드레스제어 회로의 동작을 제어하도록 상기 동기화 신호에 응답하는 동기화 제어 회로를 포함하는 것을 특징으로 하는 명령 및 어드레스 제어 회로.
  7. 프로세스되는 비디오 신호를 발생시키도록 제1비디오 신호를 프로세싱하기 위해 작동가능한 프로세싱 디바이스용 명령 제어 회로에 있어서, 제1비디오 신호의 수평 및 수직 동기 성분에 대응하는 수평 및 수직 제어 신호를 수신하기 위해 접속되는 입력을 갖고, 제어 명령의 순차를 출력하도록 작동가능한 제1서브회로를 포함하는 것을 특징으로 하는 제1 회로 수단, 및 상기 제1 회로 수단에 접속되고, 프로세싱 디바이스에 메모리 어드레스 데이타의 제어 코드를 제동하도록 제어 명령의 상기 순차에 응답하여 작동가능한 제2회로 수단을 포함하는 것을 특징으로 하는 명령 제어 회로.
  8. 제7항에 있어서, 제1회로 수단이 상기 제어 명령을 저장하기 위한 명령 프로그렘 메모리, 상기 명령 메모리에 접속되고, 상기 명령 프로그램 메모리로 부터 제어 명령을 인출하고 상기 인출되는 명령을 디코드하도록 동작 가능한 명령 프로그램 메모리를 포함하는 것을 특징으로 하는 명령 제어 회로.
  9. 제8항에 있어서, 상기 회로 수단이 명령의 순차를 반복하도록 상기 제1서브회로에 접속된 반복 회로를 포함하는 것을 특징으로 하는 명령 제어 회로.
  10. 제8항에 있어서, 상기 제2회로 수단이 상기 제1회로 수단에 접속되고 상기 메모리 어드레스 데이타를 1 또는 2만큼 증가시키기 위한 수단을 포함하는 것을 특징으로 하는 명령 제어 회로.
  11. 어드레스가능 메모리 위치에 어드레스 정보를 갖는 제어 명령을 저장하고, 어드레스를 수신하기 위한 어드레스 입력 및 상기 제어 명령과 어드레스 정보용 출력을 갖고 있는 메모리 수단, 상기 어드레스 입력에 접속된 출력을 갖고, 상기 메모리 수단의 어드레스가능 위치를 증가적으로 어드레스시키도록 제어 신호에 응답하는 수단을 포함하는 제1카운트 회로, 및 상기 메모리 수단의 어드레스 출력에 접속된 입력을 갖고, 어드레스 정보를 증가적으로 입력시키고 어드레스 정보를 제공하여 출력이 증가되도록 증가 카운트 제어 신호에 응답하는 카운트 서브 회로를 포함하는 어드레스 업 카운터를 포함하는 것을 특징으로 하는 전자 회로.
  12. 제11항에 있어서, 상기 제1카운트 회로 어드레스 수단을 순차적으로 증가 또는 이의 증가를 중지시키도록 상기 제어 신호를 제공하기 위해 상기 메모리 수단으로 부터 제어 명령에 응답하는 반복 카운터 회로를 포함하는 것을 특징으로 하는 전자 회로.
  13. 프로세싱 디바이스에 상기 제어 명령을 제공함으로써 어드레스 정보를 갖는 제어 명령을 어드레스가능 메모리 위치를 갖고 있는 메모리 디바이스를 반복적으로 억세스하는 단계, 및 각각의 반복되는 제어 명령용 어드레스 정보를 증가시키고 상기 프로세싱 디바이스에 상기 반복되는 제어 명령과 동시에 증가되는 어드레스 명령을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 어드레스가능 메모리 위치에 명령 및 어드레스 명령을 저장하고, 어드레스를 수신하기 위한 어드레스 입력 및 상기 어드레스 명령 및 제어 명령용 출력을 갖고 있는 메모리 수단, 상기 어드레스 입력에 접속된 출력을 갖고 상기 메모리 수단에 어드레스가능 위치를 증가적으로 어드레스시키도록 제어 신호에 응답하는 어드레스 수단을 포함하는 제1카운트 회로, 상기 제1카운트 회로 어드레스 수단의 순차적인 증가 또는 이의 증가를 중지하도록 상기 제어 신호를 제공하기 위해 상기 메모리 수단으로 부터의 제어 명령에 응답하는 반복 카운터 회로, 래치출력에서 제어 명령을 수신 및 래치하도록 상기 메모리 수단 출력들중 1개의 출력에 접속된 입력을 갖고 있는 래치 회로, 상기 메모리 수단이 제1어드레스 출력에 접속된 입력을 갖고, 상기 제어 명령이 상기 래치 회로에의해 래치되어 출력으로써 상기 증가된 어드레스 명령을 제공하때 상기 입력 어드레스 명령을 1 또는 2만큼 증가시키도록 증가된 카운트 제어 신호에 응답하는 카운트 서브회로를 포함하는 제1어드레스 업 카운터, 상기 메모리 수단이 제2어드레스 출력에 접속된 입력을 갖고, 상기 제어 명령이 상기 래치 회로에 의해 래치되어 출력으로써 상기 증가된 어드레스 명령을 제공할때 상기 입력 어드레스 명령을 1 또는 2만큼 증가시키도록 증가된 카운트 제어 신호에 응답하는 카운트 서브회로를 호함하는 제2어드레스 업 카운터, 및 상기 제1어드레스 업 카운터 및 상기 제2 어드레스 업 카운트에 증가 카운트 제어 신호를 제공하도록 상기 반복 카운트 회로로 부터 카운트 신호 및 상기 제어 명령에 응답하는 제어 논리 회로를 포함하는 것을 특징으로 하는 제어 명령 및 어드레스 명령 제어기.
  15. 데이타 프로세싱 디바이스용 제어 및 어드레스 신호를 제공하는 제어기용 출력 제어 회로에 있어서, 입력라인, 단일 비트 신호 출력 라인 및 데이타 신호들을 저장하기 위한 다수의 어디레스가능 레지스터 파일을 갖고 있는 메로리 셀, 상기 메모리 셀에 접속되고, 상기 메모리 셀이 상기 레지스터 파일에 데이타 신호의 기입을 엔에이블하도록 상기 기입 엔에이블 회로로 부터 기입 신호에 응답하는 기입 엔에이블 회로, 상기 메모리 셀에 접속되고, 상기 메모리 셀이 상기 레지스터 파일 을 어드레스하도록 제어기로 부터 어드레스 신호에 응답하는 어드레스회로, 및 상기 단일 비트 출력 라인에 접속된 제1단일 비트 입력, 제어기의 출력에 접속된 제2단일 비트 입력을 갖고, 출력 신호 데이타 신호가 상기 제1단일 비트 입력 또는 상기 제2단일 비트 입력에 제공될때 선택하도록 제어 신호에 응답하는 데이타 선택 논리 회로를 포함하는 것을 특징으로 하는 출력 제어 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900016357A 1989-10-13 1990-10-13 비디오 신호 프로세서 제어기용 명령 발생기 아키텍쳐 KR0179362B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US42147389A 1989-10-13 1989-10-13
US42148689A 1989-10-13 1989-10-13
US421,500 1989-10-13
US421,486 1989-10-13
US421473 1989-10-13
US421,473 1989-10-13
US421500 1989-10-13
US07/421,500 US5210836A (en) 1989-10-13 1989-10-13 Instruction generator architecture for a video signal processor controller
US421486 1989-10-13

Publications (2)

Publication Number Publication Date
KR910008594A true KR910008594A (ko) 1991-05-31
KR0179362B1 KR0179362B1 (ko) 1999-05-15

Family

ID=27411314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900016357A KR0179362B1 (ko) 1989-10-13 1990-10-13 비디오 신호 프로세서 제어기용 명령 발생기 아키텍쳐

Country Status (4)

Country Link
EP (1) EP0428269B1 (ko)
JP (1) JP3145103B2 (ko)
KR (1) KR0179362B1 (ko)
DE (1) DE69030712T2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212628B1 (en) 1998-04-09 2001-04-03 Teranex, Inc. Mesh connected computer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432052A (en) * 1981-04-13 1984-02-14 Texas Instruments Incorporated Microcomputer device using dispatch addressing of control ROM
DE3856124T2 (de) * 1987-11-13 1998-06-10 Texas Instruments Inc Serieller Videoprozessor und Verfahren

Also Published As

Publication number Publication date
JP3145103B2 (ja) 2001-03-12
DE69030712T2 (de) 1997-12-18
DE69030712D1 (de) 1997-06-19
EP0428269B1 (en) 1997-05-14
EP0428269A2 (en) 1991-05-22
JPH03248229A (ja) 1991-11-06
KR0179362B1 (ko) 1999-05-15
EP0428269A3 (en) 1993-06-16

Similar Documents

Publication Publication Date Title
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR870010438A (ko) 정보 처리장치
RU99108446A (ru) Архитектура интегральной микросхемы для цифровой обработки сигнала
KR850002694A (ko) 비데오 그래픽 다이내믹 램
EP0247147B1 (en) Data processing system employing virtual memory operations
KR930002930A (ko) 고속 병렬 마이크로코드 프로그램 제어기
US4800535A (en) Interleaved memory addressing system and method using a parity signal
KR870011615A (ko) 부분 서입 제어장치
US20060155953A1 (en) Method and apparatus for accessing multiple vector elements in parallel
US5269012A (en) Stack memory system including an address buffer for generating a changed address by inverting an address bit
US3824562A (en) High speed random access memory shift register
KR960025138A (ko) 데이타 판독 방법 및 시스템과 인스트럭션 판독 방법 및 시스템
KR910012955A (ko) 데이타 처리 시스템
US5127010A (en) Pattern generator
US3480917A (en) Arrangement for transferring between program sequences in a data processor
JPH04228187A (ja) ランダム・アクセス・メモリ・アレイ
US4101967A (en) Single bit logic microprocessor
KR910008594A (ko) 비디오 신호 프로세서 제어기용 명령 발생기 구조물
US7464229B1 (en) Serial-write, random-access read, memory
GB2099618A (en) Algorithmic word generator
KR20010105938A (ko) 플레쉬 메모리를 내장하는 마이크로 컨트롤러 유닛 및그의 인터리빙 방식을 이용한 메모리 억세스 제어 방법
KR900005306A (ko) 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템
JPH0795269B2 (ja) 命令コードのデコード装置
JP2969896B2 (ja) Ｒａｍのデータ書き込み制御方法
US5485588A (en) Memory array based data reorganizer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061013

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee