KR900001128B1

KR900001128B1 - 2바이트 완성형 표준코드 디스플레이 방법

Info

Publication number: KR900001128B1
Application number: KR1019870005062A
Authority: KR
Inventors: 하영수
Original assignee: 동양정밀공업주식회사; 권혁조
Priority date: 1987-05-21
Filing date: 1987-05-21
Publication date: 1990-02-27
Also published as: KR880014459A

Abstract

내용 없음.

Description

2바이트 완성형 표준코드 디스플레이 방법

제1도는 본 발명의 구성도.

제2도는 순차적 2바이트 래치회로의 회로도.

제3a도는 마스크회로의 클록 펄스단으로 인가되는 쉬프트 클록 파형.

제3b도는 2바이트 완성형 한글 표준코드의 첫 번째 바이트의 영상램들의 데이터.

제3c도는 트리거회로의 클록 펄스단으로 인가되는 최상위 비트의 파형도.

제3d도는 트리거회로의 출력 파형도.

제3e도는 마스크회로의 클록 펄스단으로 인가되는 반전 쉬프트 클록의 파형도.

제3f도는 마스크회로의 출력 파형도.

제3g도는 리셋트회로의 출력 파형도.

제4도는 교차 재생 번지 발생기의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 교차 재생 번지 발생기 2, 3 : 영상램

4, 5 : 래치회로 6, 7 : 한글문자발생기

8 : 순차적 2바이트 래치회로 9 : 마스크회로

10 : 트리거회로 11 : 리셋트회로

12 : 제어회로 13, 14 : 멀티플렉서

15 : 영문자발생기 16, 17 : 쉬프트 레지스터

18, 19, 20, 23, 24 : AND게이트 21, 22 : OR게이트

26, 27, 28 : D-플립플롭 29 : 인버터

본 발명은 2바이트 완성형 표준코드 디스플레이 방법에 관한 것으로 특히 2바이트 완성형 한글 표준코드를 화면에 디스플레이할 때 별도의 소프트웨어 없이 직접 디스플레이 할수 있는 2바이트 완성형 표준코드 디스플레이 방법에 관한 것이다.

종래의 한글 디스플레이 방법에 있어서는 2가지 방법이 있는데, 첫 번째 방법은 분리형 디스플레이 방법으로써 한글의 초성, 중성, 종성에 관련된 영상을 각기 다른 이피롬(EPROM)에 저장시켜서 디스플레이를 하는 것이다.

이 경우 하드웨어 혹은 소프트웨어적으로 초성, 중성, 종성에 관련된 비트를 5비트로 선별하여 각기 다른 이피롬에 래치시켜 디스플레이를 한다. 이러한 방법으로 2바이트 완성형 한글 표준코드를 디스플레이 하려면 특정한 프로그램이 있어야 한다.

두 번째 방법은 2바이트 완성형 코드를 직접 디스플레이하는 방법으로 2바이트 완성형 코드라는 점에서 2바이트 완성형 표준코드에 근접할 수 있지만 이것 또한 단점이 있다. 즉 영문일 경우 1바이트의 코드에 의하여 디스플레이 되는 글자는 1글자이다. 그러나 한글일 경우는 이와 달리 1글자의 한글을 디스플레이 하려면 2바이트가 필요하다. 즉, 2바이트 한글코드가 영상램에 쓰여지면 첫 번째 한글코드에 의하여 디스플레이되는 한글 영상은 그림 1의 (A)부분이며, 또한 두 번째 한글코드에 의하여 디스플레이되는 한글 영상은 그림 1의 (B)부분이어서 결과적으로 1글자의 한글이 완전히 디스플레이된다.

[그림 1]

이 경우 그림 1의 (A)부분은 한글코드의 첫 번째 바이트이고, 그림 1의 (A)부분은 한글코드의 두 번째 바이트가 되므로 한글코드가 ＂BψA2＂라고 한다면 그림 1의 (A)부분은 ＂Bψ＂이고 그림 1의 (B)부분은 ＂A2＂이다. 이럴 때 한글일 경우는 다음과 같은 문제점이 발생한다. 2바이트 완성형 표준코드에서 ＂BψA3＂는 한글로 ＂간＂이다. 즉, 그림 2와 같다.

[그림 2]

이 경우 역시 동일한 방법으로 해석하면 그림 2의 (A')부분은 한글코드로 ＂Bψ＂이고, 그림 2의 (B')부분은 한글코드로 ＂A3＂이다.

상기와 같이 그림 1의 (A)는 한글코드로 ＂Bψ＂이고 그림 2의 (A')도 한글코드로 ＂Bψ＂이다. 이 경우에 디스플레이되는 한글 영상이 중복된다. 이러한 현상을 피하기 위하여 상기에서 설명한 바와 같이 별도의 프로그램이 있어야 한다는 것이다.

따라서 본 발명은 상술한 문제점을 해소하기 위하여 안출한 것으로 별도의 소프트웨어 없이 단순한 하드웨어 구성만으로 직접 디스플레이 할 수 있는 2바이트 완성형 표준코드 디스플레이 방법을 제공하는 것을 목적으로 하는바, 이를 위하여 본 고안을 다음과 같이 구성한다.

CPU 어드레스를 받는 멀티플렉서(13)(14)에서 멀티플렉서(13)는 음극선과 제어기(25)에서 나오는 재생번지를 상기 어드레스와 혼합하여 영상램(2)을 통하여 영문자발생기(15)와 래치회로(4)로 각각 전송하고 멀티플렉서(14)는 음극선과 제어기(18)로부터 교차재생 발생기(1)를 통하여 온 재생 번지를 상기 어드레스와 혼합하여 영상램(3)을 통하여 래치회로(5)에 전송하도록 연결되며, 래치회로(4)(5)는 순차적 2바이트 래치회로(8)의 제어신호를 받아 동작을 하여 순차적 래치회로(8)의 신호를 한글문자발생기(6)(7)에 각각 그의 출력을 전송시키고 쉬프트 레지스터(16)는 영문자발생기(15)의 출력을, 쉬프트 레지스터(17)는 한글문자발생기(6)(7)의 출력을 받도록 구성한다.

순차적 2바이트 래치회로(8)는 제2도에 도시된 바와 같이, 마스크회로(9), 트리거회로(10), 리셋트회로(11) 및 제어회로(12)를 포함하는데, 마스크회로(9)는 인버터(29)를 통해 쉬프트 클록

을 수신하는 AND게이트(20)과, AND게이트(20)의 출력신호를 클록신호로서, 그의 반전출력

을 입력으로 사용하는 D플립플롭(27)로 이루어지고, 트리거회로(10)는 열상램(2)로부터의 최상위 비트와, 타이밍 로직회로(도시되어 있지 않음)로부터의 문자래치 번지 신호를 수신하는 AND게이트(18), AND게이트(19)를 통해 AND게이트(18)의 출력신호를 클록신호로서 그의 반전출력

을 입력으로 사용하는 D플립플롭(26)으로 형성되고, 리셋트회로(11)는 D플립플롭(27)의 출력(Q)신호를 클록신호로, 그의 반전출력

을 입력으로 사용하는 D플립플롭(28), D플립플롭(26)의 출력(Q) 및 D플립플롭(27)의 출력(Q)를 받는 OR게이트(21), OR게이트(21)의 출력 및 쉬프트 클록

을 수신하는 OR게이트로 구성되며, 타이밍 로직회로로부터의 문자 래치 번지 신호 및 D플립플롭(27)의 출력(Q)을 받는 AND게이트(23)와, 문자 래치 번호 신호 및 D플립플롭(26)의 반전출력

을 수신하는 AND게이트(24)는 제어회로부(12)를 형성한다.

이하 첨부된 도면에 의거하여 본 발명의 동작을 상세히 설명하면 다음과 같다. 평상시 일반적인 영문데이타가 재생되면 래치회로(4) 및 래치회로(5)는 동작을 하지 않는데 그 이유는 최상위비트(most significant bit : MSB) 즉 제3도(c)와 같은 파형이 트리거회로(10)의 AND게이트(18)(19)를 통해 D플립플롭(26)으로 인가되면, D플립플롭(26) 출력

은 로우상태로 된다.

만일 2바이트 완성형 표준코드가 영상램(2)에 쓰여지면 트리거회로(10)의 출력

이 하이상태로 되고 제3(D)와 같은 파형이 되므로 래치회로(4)(5)에 제어신호를 보내게 되는데 이때 래치회로(4)에는 표준코드의 첫 번째 바이트가 되어서 한글문자발생기(6)를 설정한다. 이때 래치회로(5)에는 표준코드의 두 번째 바이트가 래치되어서 래치회로(4)에 의하여 설정된 한글문자발생기(6)를 세분하여 설정해서 표준코드에 맞는 한글영상을 설정한다. 이제까지는 2바이트 완성형 표준코드의 첫 번째 바이트는 음극선관 제어기(25)가 재생하는 동안 이루어지며, 한글문자발생기(6)(7)는 번지가 A₀-A₁₄또는 A₁₅까지 인데, A₀부터 A₃까지는 음극선과 제어기(25)의 라스터 주사선 번지(Raster Scan line Address)이므로 이를 제외하고 A₁₄부터 혹은 A₁₅까지 어드레싱할 수 있는 다음과 같다. 래치회로(4)에는 영상램(2)의 2바이트 완성형 표준코드의 첫 번째 바이트가, 즉 A₁₂-A₁₅가 래치된다.

이때 래치회로(5)에는 제4도에서 알 수 있는 바와 같이 공지의 4비트 가산기로 교차 재생 번지 발생기(1)에 의하여 기존의 재생번지 보다 일정한 수 만큼 증가한 번지가 영상램(3)에 지정되므로 2바이트 완성형 표준코드의 두번째 바이트, 즉 A_12-A₁₅가 래치된다.

교차재생 번지 발생기(1)는 0, 1, 2……, 순으로 증가하는 재생번지를 받아서 일정한 값 α를 더해서 출력하여 재생번지가 0일때에는 교차재생 번지는 0+α이고 재생번지가 1일때는 1+α이다.

이런 방식으로 일정한 값 α를 더해 재생번지를 발생시킨다.

이렇게 해서 그림 2의 (A')부분이 지정되며, 그후 영상램(2)에서 표준코드의 두 번째 바이트를 음극선관 제어기(25)가 재생할 때 래치회로(4)(5)의 데이터는 변함이 없고 순차적 2바이트 래치회로(8)에 의해서 한글문자발생기(6)에서 한글문자 발생기(7)로만 선택되어서 그림 2의 (B')부분이 지정된다. 이렇게 하여 완성된 한글 영상이 그림 3과 같이 디스플레이 된다.

[그림 3]

여기서 영상램(3)는 영상램(2)의 물리적 번지(Physical address)와 같고 재생번지만 일정한 수 만큼 차이가 있다.

일정한 수 만큼 차이가 나는 재생번지는 교차재생번지 발생기(1)에 의하여 만들어진다. 전체회로 동작의 주된 제어신호는 순차적 2바이트 래치회로(8)에서 이루어지는데 이에 대한 구성은 제2도와 같으며 이에 대한 설명은 다음과 같다.

영상램(2)에 2바이트 완성형 표준코드가 쓰여지면 최상위비트(MSB)가 셋트되므로 트리거호로(10)에서는 제어신호를 발생하여 래치회로(4)(5)에 공급한다.

이때 마스크회로(9)의 역할은 표준코드의 2번째 바이트가 최상위 비트(MSB)가 세트되어 있는 데이터, 즉 80-FF일 경우 트리거회로(10)이 다시 작동되지 않도록 2번째 바이트의 최상위 비트(MSB)를 마스크시키는 것이며, 리셋트회로(11)는 표준코드 2바이트가 모두 재생된 후 트리거회로(10)의 출력을 리셋트시켜서 다음 표준코드의 입력을 대기하도록 하게 하는 것이다.

다시 말해서 한 음절을 구성하는 2바이트의 한글코드중 첫 번째 바이트가 입력되는 경우 트리거회로(10)의 AND게이트(18)에 입력되는 영상램(2)의 최상위 비트는 제3도(c)와 같이 ＂1＂이고 타이밍 로직회로(도시되어 있지않음)로부터의 문자 레치 번지 신호가 입력되면 AND게이트(18)는 하이(H)가 되어 AND게이트(19)를 통해 D플립플롭(26)의 클록(CP)신호로서 인가될 때 D플립플롭(26)는 그의 반전출력

에서 하이(H)신호를 발생한다. 따라서, 문자 래치 번지 신호 및 D플립플롭(26)의 반전출력(

을 수신하는 게이트(24)를 통해 래치신호가 발생한다. 그리고 AND게이트(23)는 문자 래치 신호가 입력되고 D플립플롭(27)의 출력(Q)에서 입력(D)로 제3도(f)와 같이 하이레벨 신호가 입력될 때 래치 A신호를 발생한다. 인버터(29), AND게이트(20) 및 D플립플롭(27)으로 된 마스크회로(9)의 동작을 살펴보면, 두 번째 바이트의 최상위 비트(MSB)가 입력되기 직전에 AND게이트(20)에는 D플립플롭(26)의 반전출력

으로부터 ＂H＂가 입력되고 있고 이때 쉬프트 클록(TC)이 ＂L＂로 하강되어서 하이(H)신호가 입력된다.

이때 D플립플롭(27)의 클록(CP)에 AND게이트(20)의 출력 신호가 클록 신호로서 입력되어 D플립플롭(27)의 출력(Q)은 로우(L)로 출력되고 이 출력 신호가 AND게이트(19)로 입력되므로 AND게이트(19)의 타단에 AND게이트(18)로부터 2번째 바이트의 최상위 비트(MSB)가 입력되더라도 D플립플롭(26)의 클록(CP)로 클록 펄스가 입력되지 않는다. 즉 2번째 바이트가 입력되는 동안 AND게이트(23)(24)에서 차기 한글코드를 래치시키지 않도록 하는 마스크 작용을 한다. 따라서 D플립플롭(27)의 출력(Q)이 하이(H)일 때 한글문자발생기(6)를 선택하고 D플립플롭(27)의 출력(Q)이 로우(L)일 때 한글문자발생기(7)를 선택하여 2바이트의 한글코드(1음절)를 디스클레이하게 된다.

리셋트회로(11)은 세 번째 비트(MSB), 즉 차기 한글코드의 첫 번째 최상위 비트(MSB)가 입력되기 직전에 D플립플롭(26)의 반전출력

은 하이(H)인 상태인데 이때 쉬프트 클록

가 로우(L)로 떨어져서 AND게이트(20)에서 하이(H)가 출력될 때 플립플롭(27)의 출력(Q)에서 하이(H)가 출력되어 D플립플롭(28)의 클록(CP)로 입력됨으로써 D플립플롭(28)의 출력(Q)가 로우(L)로 떨어진다.

이때 OR게이트(21)에서 OR게이트(22)로 로우(L)가 입력되고 클록 쉬프트

로 로우(L)로 입력되므로 OR게이트(22)에서 로우(L)가 출력된다. 따라서 D플립플롭(26)(27)(28)이 리셋트되고 차기 한글코드의 입력을 기다리는 대기상태가 된다. 이와 같은 순차적 2바이트 래치회로(8)의 동작 타이밍도는 제4도(d)(f)(g)에 도시한 바와 같다.

상술한 바와같이, 본 발명에 따르면 별도의 소프트웨어 없이 직접 화면에 디스플레이 할 수 있는 것이다.

Claims

교차재생 번지 발생기(1), 영상램(2)(3), 영문자 발생기(15), 쉬프트레지스터(16)(17), 음극선관 제어기(25)등으로 된 디스플레이 장치에 있어서, 마스크회로(9), 트리거회로(10), 리셋트회로(11) 및 제어회로(12)를 포함하는 순차적 2바이트 래치회로(8)와, 래치회로(4)(5)를 각각 통하여 영상램(2)(3)의 신호 및 순차적 2바이트 래치회로(8)의 신호에 제어를 받는 한글문자발생기(6)(7)로 이루어져 별도의 소프트웨어 없이 직접 디스플레이 할 수 있는 것을 특징으로 하는 2바이트 완성형 표준코드 디스플레이 방법.
청구범위 제1항에 있어서, 순차적 2바이트 래치회로(8)의 마스크회로(9)는 인버터(29)를 통해 쉬프트 클록
을 수신하는 AND게이트(20)과, AND게이트(20)의 출력 신호를 클록 신호로서, 그의 반전출력
을 입력으로 사용하는 D플립플롭(27)로 이루어진 것을 특징으로 하는 2바이트 완성형 표준코드 디스플레이 방법.
청구범위 제1항에 있어서, 트리거회로(10)는 영상램(2)로부터의 최상위 비트와 타이밍 로직회로(도시되어 있지 않음)로부터의 문자 래치 번지 신호를 수신하는 AND게이트(18), AND게이트(19)를 통해 AND게이트(18)의 출력 신호를 클록 신호로서, 그의 반전출력을 입력으로 사용하는 D플립플롭(26)으로 형성되는 것을 특징으로 하는 2바이트 완성형 표준코드 디스플레이 방법.
청구범위 제1항에 있어서, 리셋트회로(11)는 D플립플롭(27)의 출력(Q)신호를 클록 신호로, 그의 반전 출력
을 입력으로 사용하는 D플립플롭(28), D플립플롭(26)의 출력(Q) 및 D플립플롭(27)의 출력(Q)을 받는 OR게이트(21), OR게이트(21)의 출력 및 쉬프트 클록
을 수신하는 OR게이트로 구성되는 것을 특징으로 하는 2바이트 완성형 표준코드 디스플레이 방법.