KR880014459A - 2바이트(byte) 완성형 표준코드 디스플레이(Display)방법 - Google Patents

Abstract

내용 없음

Description

2바이트(byte) 완성형 표준코드 디스플레이(Display)방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 구성도, 제2도는 순차적 2바이트 래치회로(Cross 2byte Latch Circuit)의 구성도. 제3도는 순차적 2바이트 래치회로의 상세도.

Claims (4)

1. 음극선관제어(CRTC), 먹스(MUX), 영상램 A, 영어 문자발생기 쉬프트레지스터를 구비시킨 것에 있어서 음극선관제어(12)의 출력을 교차재생번지 발생기(1)로 인가되게 구비시켜 먹스(14), 영상램 B (3) 및 래치 B (5)로 인가되게 구성하며, 영상램 A (2)의 출력도 래치 A (4)로 인가되게 한 후 래치 A (4)와 래치 B (5)의 출력이 한글문자 발생기 A, B (6)(7)를 통해 쉬프트 레지스터(17)로 한글영상이 출력되게하며, 순차적으로 2바이트 래치회로(8)는 래치 A, B (4), (5) 한글 문자 발생기 A, B (6)(7)에 신호가 인가되게 구비시킨 2바이트 완성형 표준코드 디스플레이방법.
2. 특허청구 범위 제1항에 있어서, 영상램 A, B (2)(3)에 2바이트 완성형 표준코드가 인가되면 트리거회로(10)에서 래치 A (4)와 래치 B (5)에 제어신호를 발생인가 시키게 구성하며, 마스크 회로(9)는 트리거 회로(10)의 출력과 연결하여 2번째 바이트의 최상위 비트를 마스크시키는 작용을 하게하고 한글문자발생기 A, B (6)(7)부분을 선택하게 하며, 또 리세트 회로(11)는 트리거 회로(10)의 출력을 리세트 시켜서 다음 표준 코드의 입력을 대기하도록 순차적 2바이트 래치회로(8)를 구비시킨 것.
3. 특허청구의 범위 제1항에 있어서, 최상위 비트와 문자래치신호가 트리거회로(10)의 AND 게이트(18)(19)를 통해 D 플립플롭(26)의 클럭펄스단(CP)에 인가되게 구성하며 출력는 지연단자(D)와 연결하여 AND 게이트(24)로 인가되게 하고, 쉬프트클럭은 인버터(25)를 통해 AND 게이트(20)의 한쪽단자에 인가하고, 트리거 회로(10)의 출력신호도 AND 게이트(20)로 인가하여 여기서 출력된 신호가 마스크회로(9)의 D 플립플롭(27)의 클럭펄스단(CP)으로 인가되게 하되 출력는 지연단자(D)와 연결하며, 출력는 AND 게이트(19)의 입력과 연결하여서 D 플립플롭(27)의 출력(Q)에서 출력된 신호가 리세트회로(11)의 D 플립플롭(28) 클럭펄스단(CP)에 인가되도록 구성하며, 그의 출력(Q)는 OR게이트(21)(22)를 통해 각각의 D 플립플롭(26)(27)(28)의 SD단자에 인가되게 구성하며, 트리거 회로(10)의 AND 게이트(18) 입력 및 D 플립플롭(27)의 출력는 AND 게이트(24)의 입력과 AND 게이트(18) 입력 및 D 플립플롭(27)의 출력는 AND 게이트(23)와 연결하여 래치 A, B (4)(5)로 클럭을 발생하게 하며 마스크회로(9), 트리거회로(10) 및 리세트회로(11)의 출력(Q),, (Q)는 감각의 파형을 얻기 위한 순차적 2바이트 래치회로(8).
4. 특허청구 범위 제1항에 있어서 교차재생번지 발생기(1)는 0, 1, 2… 순으로 증가하는 재생번지를 받아서 일정한 값 α를 더해서 출격하며 재생번지가 0일때는 교차 재생번지는 0+이고, 재생번지가 1일때는 교차재생번지가 1-α이다. 이렇게 일정한 값 α를 더하는 교차재생번지 발생기(1).

   ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.