JPS5818649B2 - 液晶表示型電子装置のキ−信号読み込み回路 - Google Patents
液晶表示型電子装置のキ−信号読み込み回路Info
- Publication number
- JPS5818649B2 JPS5818649B2 JP50099519A JP9951975A JPS5818649B2 JP S5818649 B2 JPS5818649 B2 JP S5818649B2 JP 50099519 A JP50099519 A JP 50099519A JP 9951975 A JP9951975 A JP 9951975A JP S5818649 B2 JPS5818649 B2 JP S5818649B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- key
- circuit
- output
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
この発明は、液晶表示型電子装置(液晶表示装置を有し
た電子装置)のキー読み込み方法及びその方法を実施す
る集積回路に依り、なお特に液晶表示装置に接続された
大規模集積回路(以丁工SIという)の外部導出端子数
即ちピン数が少なくなるよう改善された電子装置のキー
読み込み方法に関する。
た電子装置)のキー読み込み方法及びその方法を実施す
る集積回路に依り、なお特に液晶表示装置に接続された
大規模集積回路(以丁工SIという)の外部導出端子数
即ちピン数が少なくなるよう改善された電子装置のキー
読み込み方法に関する。
電子装置例えば電子式卓上計算機の表示装置には、蛍光
表示管、発光ダイオードあるいは液晶が用いられている
。
表示管、発光ダイオードあるいは液晶が用いられている
。
蛍光表示管あるいは発光ダイオード使用の表示装置を有
した電子装置では、蛍光表示管あるいは発光ダイオード
の点灯速度等の特性上、桁信号をそのままキーの読み込
み信号(入力信号)としても利用出来る。
した電子装置では、蛍光表示管あるいは発光ダイオード
の点灯速度等の特性上、桁信号をそのままキーの読み込
み信号(入力信号)としても利用出来る。
しかしながら、液晶表示装置を有した電子装置では、(
1)液晶の点灯速度が遅いこと、(2)液晶の長寿命化
の為に、交互に正負の電位を液晶に印加していること等
から、桁信号には1/3あるいは1/4のジューティ(
duty)が選ばれ、桁信号をそのままキーの読み込み
信号(入力信号)として使用することは困難であった。
1)液晶の点灯速度が遅いこと、(2)液晶の長寿命化
の為に、交互に正負の電位を液晶に印加していること等
から、桁信号には1/3あるいは1/4のジューティ(
duty)が選ばれ、桁信号をそのままキーの読み込み
信号(入力信号)として使用することは困難であった。
その為従来ではキー読み込み専用信号を態々別にLSI
内部から取出す必要があり、LSIのピン数は多くなっ
ていた。
内部から取出す必要があり、LSIのピン数は多くなっ
ていた。
一方LSIをより小型化するにはLSIのピン数は極力
少ない方が望ましい。
少ない方が望ましい。
以上の事を背景としてこの発明は生み出され、その目的
とするところは、液晶表示装置を有した電子装置に於て
、液晶表示装置に接続されたLSIのピン数がより少な
くなるようなキー読み込み方法を提供することにある。
とするところは、液晶表示装置を有した電子装置に於て
、液晶表示装置に接続されたLSIのピン数がより少な
くなるようなキー読み込み方法を提供することにある。
′以下この発明によるキー読み込み方法の代表的一実施
例を、図面を参照しながら説明する。
例を、図面を参照しながら説明する。
第1図は、液晶のカッ−ドロ、b、c、d、e。
f、g、h、i・・・・・・−アノードA、B、C間の
接続の一例で、1桁に対し、3種類のアノード信号と3
種類のカソード信号とで所望の数、符号が点灯表示され
る。
接続の一例で、1桁に対し、3種類のアノード信号と3
種類のカソード信号とで所望の数、符号が点灯表示され
る。
1/3ジユーテイで液晶を点灯させる場合、各1桁当り
のカッ−ドロ、b、c。
のカッ−ドロ、b、c。
d t e y f t g t h + 1 ”””
−アノードA、B。
−アノードA、B。
Cの組合せは9 (=3X3 )通りとなる。
一方1桁当りのセグメント数は小数点を含めて8通り必
要であるので、■余ることになる。
要であるので、■余ることになる。
なお、同図ではカッ−ドロ、d、g・・・・・・−アノ
ードC間の組合せでセグメント表示がない。
ードC間の組合せでセグメント表示がない。
この余る1つの組合せの信号を利用してキーの読み込み
信号を作る。
信号を作る。
第2図は第1図の各部の入力信号波形の一例であるが、
同図カソード信号aの波形のセグメント表示のない部分
(余りの部分)にキーの読み込み信号を作る為のキー判
別信号(計算機内部の桁信号)Dlをのせる。
同図カソード信号aの波形のセグメント表示のない部分
(余りの部分)にキーの読み込み信号を作る為のキー判
別信号(計算機内部の桁信号)Dlをのせる。
図示されてはいないが、第1図カソード信号d、g・・
・・・・に対応する波形の余りの部分にも各キー判別信
号D2.D3・・・・・・Dnをのせる。
・・・・に対応する波形の余りの部分にも各キー判別信
号D2.D3・・・・・・Dnをのせる。
なおこのような各キー判別信号D1.D2.D3・・・
・・・Dnを各a、d、g・・・・・・の各カソード信
号にのせても、液晶表示には何ら影響を及ぼさない。
・・・Dnを各a、d、g・・・・・・の各カソード信
号にのせても、液晶表示には何ら影響を及ぼさない。
このようにキー源信号D1.D2.D3・・・・・・D
nをのせた各カソード信号a、d、g・・・・・・は、
第3図に示されるようなLSI外部のキーボード1の各
入力部11a、11d、11g・・・にもそれぞれ入力
されるよう、各入力部11a、11d、11g・・・と
第1図に示した各桁のカッ−ドロ、d*g・・・とは接
続されている。
nをのせた各カソード信号a、d、g・・・・・・は、
第3図に示されるようなLSI外部のキーボード1の各
入力部11a、11d、11g・・・にもそれぞれ入力
されるよう、各入力部11a、11d、11g・・・と
第1図に示した各桁のカッ−ドロ、d*g・・・とは接
続されている。
今、入力部11aに第4図に示すようなカソード信号a
が入力されている状態で、キー回を押したとする。
が入力されている状態で、キー回を押したとする。
キー回が押されると、入力部11aからキーボード1に
入力されたカソード信号aは再びLSIに入力され、波
形の整形及び電位レベル変換の為に変換回路2例えばイ
ンバータを通る。
入力されたカソード信号aは再びLSIに入力され、波
形の整形及び電位レベル変換の為に変換回路2例えばイ
ンバータを通る。
変換回路2を通った信号はオア回路3に入力される。
なお他のキー、例えばキー田を押した時に出力される信
号等もそれぞれ変換回路2を介し、オア回路3に入力さ
れるようになっている。
号等もそれぞれ変換回路2を介し、オア回路3に入力さ
れるようになっている。
オア回路3からの出力はシフトレジスタ4に入力される
。
。
一方このシフトレジスタ4には、クロックパルスとして
例えば第4図に示すような、計算機内部の単位演算(こ
対し1個出力される単位演算パルス■が入力され、この
結果第4図a′に示すような信号が出力される。
例えば第4図に示すような、計算機内部の単位演算(こ
対し1個出力される単位演算パルス■が入力され、この
結果第4図a′に示すような信号が出力される。
なお1つの単位演算パルスと次の単位演算パルス間には
、n桁表示の場合n個のキー判別信号り、〜Dnが納め
られるようになっている。
、n桁表示の場合n個のキー判別信号り、〜Dnが納め
られるようになっている。
シフトレジスタ4からの出力信号a′と前記変換回路2
からの出力信号とはイクスクルーシブオア回路5に入力
される。
からの出力信号とはイクスクルーシブオア回路5に入力
される。
イクスクルーシブオア回路5からは第4図a//vこ示
すように、変換回路2からの出力信号とシフトレジスタ
4からの出力信号a′との不一致部分即ちキー源信号D
1 が出力される。
すように、変換回路2からの出力信号とシフトレジスタ
4からの出力信号a′との不一致部分即ちキー源信号D
1 が出力される。
このようなイクスクルーシブオア回路5からの出力信号
a“は入力レジスタ6例えばフリップフロップのセット
入力端子Sに入力され、一方リセット入力端子Hには前
記単位演算パルス■が入力され、この結果入力レジスタ
6からの出力は第4図a″′に示すような波形となるの
で、この信号a″′をキーの読み込み信号として使う。
a“は入力レジスタ6例えばフリップフロップのセット
入力端子Sに入力され、一方リセット入力端子Hには前
記単位演算パルス■が入力され、この結果入力レジスタ
6からの出力は第4図a″′に示すような波形となるの
で、この信号a″′をキーの読み込み信号として使う。
キーボード1の他の各出力も第3図に示すように、変換
回路2.オア回路3.シフトレジスタ4゜イクスクルー
シブオア回路5.入カレジスタ6を通って出力されるが
、その説明は上記例とほぼ同様であり省略する。
回路2.オア回路3.シフトレジスタ4゜イクスクルー
シブオア回路5.入カレジスタ6を通って出力されるが
、その説明は上記例とほぼ同様であり省略する。
なお、各入力レジスタ6の出力(例えば前記信号a″′
)はキーの読み込み信号として使われるのみならず、キ
ーの二重打ち検出用信号にも使用される。
)はキーの読み込み信号として使われるのみならず、キ
ーの二重打ち検出用信号にも使用される。
即ち入力レジスタ6からの出力は入力信号判別回路7に
入力され、キーの二重打ちつまり2以上のキーを押した
時は入力信号判別回路7から出力されず、二重打ちの無
い時のみキーの読み込み信号として出力され、論理回路
(図示せず)に入力されていく。
入力され、キーの二重打ちつまり2以上のキーを押した
時は入力信号判別回路7から出力されず、二重打ちの無
い時のみキーの読み込み信号として出力され、論理回路
(図示せず)に入力されていく。
以上の記載から明らかなように、この発明によるキー読
み込み方法によれば、キー判別信号をのせたカソード信
号をキーの読み込み信号として利用することが出来、キ
ーの読み込み信号として悪態キー読み込み専用信号LS
I内部から専用のピンを通して特別に取出す必要もなく
なり、その分・だけLSIのピン数を少なく出来°る。
み込み方法によれば、キー判別信号をのせたカソード信
号をキーの読み込み信号として利用することが出来、キ
ーの読み込み信号として悪態キー読み込み専用信号LS
I内部から専用のピンを通して特別に取出す必要もなく
なり、その分・だけLSIのピン数を少なく出来°る。
又、セグメント出力のない部分(余りの部分)にキー判
別信号をのせる為、パルス間隔が広く、そのタイミング
を使用するとチャタリング防止回路(図示せず)が簡素
化されるという利点をも兼ね備える。
別信号をのせる為、パルス間隔が広く、そのタイミング
を使用するとチャタリング防止回路(図示せず)が簡素
化されるという利点をも兼ね備える。
なお、上記実施例では、カソード信号aの波形のセグメ
ント表示のない部分(余りの部分)に、キーの読み込み
信号を作る為のキー判別信号D1をのせたが、例えは第
5図に示すようにカソード信号aの波形のセグメント表
示のある部分に、キー判別信号D1 をのせても、上記
実施例とほぼ同様の理由でLSIのピン数を少なく出来
る。
ント表示のない部分(余りの部分)に、キーの読み込み
信号を作る為のキー判別信号D1をのせたが、例えは第
5図に示すようにカソード信号aの波形のセグメント表
示のある部分に、キー判別信号D1 をのせても、上記
実施例とほぼ同様の理由でLSIのピン数を少なく出来
る。
この場合キーボード1.LSIのキー人力部(変換回路
2.オア回路3.シフトレジスフ4.イクスクルーシプ
オフ回路52人力レジスタ6.入力信号判別回路7)は
第3図に示したものをそのまま利用出来る。
2.オア回路3.シフトレジスフ4.イクスクルーシプ
オフ回路52人力レジスタ6.入力信号判別回路7)は
第3図に示したものをそのまま利用出来る。
ただこの時、各キー判別信号DI 、 D2 s D3
・・・・・・Dnを各カソード信号a、d、g・・・に
のせても液晶表示に悪影響を及ぼさないよう、各キー判
別信号D1.D2.D3・・・Dnのパルス幅は、液晶
点灯の立上り及び立下り以下に保たれる必要がある。
・・・・・・Dnを各カソード信号a、d、g・・・に
のせても液晶表示に悪影響を及ぼさないよう、各キー判
別信号D1.D2.D3・・・Dnのパルス幅は、液晶
点灯の立上り及び立下り以下に保たれる必要がある。
又、アノード信号とカソード信号との組合せは、上記実
施例に限定されることなく3種類あるいは4種類のアノ
ード信号と8種類のカソード信号との組合せでもよく、
あるいはその他の組合せ方法によってもよいが、上記実
施例で示した3種類のアノード信号と3種類のカソード
信号との組合せによる方がLSIのピン数は少なくなる
。
施例に限定されることなく3種類あるいは4種類のアノ
ード信号と8種類のカソード信号との組合せでもよく、
あるいはその他の組合せ方法によってもよいが、上記実
施例で示した3種類のアノード信号と3種類のカソード
信号との組合せによる方がLSIのピン数は少なくなる
。
さらに又、カソード信号の波形のセグメント出力のない
部分(余りの部分)にキー判別信号D1をのせる場合上
記実施例に限定されることなく、要するにアノード信号
とカソード信号の組合せ方によって出来る余りの部分(
セグメント表示のない部分)(こキー判別信号D1 を
のせればよいことは言うに及ばない。
部分(余りの部分)にキー判別信号D1をのせる場合上
記実施例に限定されることなく、要するにアノード信号
とカソード信号の組合せ方によって出来る余りの部分(
セグメント表示のない部分)(こキー判別信号D1 を
のせればよいことは言うに及ばない。
なお今までの説明では便宜上第2図に示す信号A、’B
、Cをアノード信号といったが、カソード信号とよんで
もよい。
、Cをアノード信号といったが、カソード信号とよんで
もよい。
この時はキー判別信号をアノード信号にのせる必要があ
る。
る。
第1図はこの発明による代表的一実施例に直接使用する
アノードとカソードとの組合せを説明する図であり、第
2図は第1図の各部の入力信号波形及びキー判別信号の
のせ方の一例を示す図である。 第3図はこの発明による代表的一実施例に直接使用する
。 キーボードとLSIのキー人力部の回路図であり、第4
図は第3図の各部における信号波形図である。 第5図はこの発明による他の実施例を示す、第4図aに
対応した波形図である。 a、b、c・・・・・・カソード信号かアノード信号、
Dl・・・・・・キー判別信号、1・・・・・・キーボ
ード、2・・・・・・変換回路、3・・・・・・オア回
路、4・・・・・・シフトレジスタ、■・・・・・・単
位演算パルス、5・・・・・・イクスクルーシブオア回
路、6・・・・・・入力レジスタ、7・・・・・・入力
信号判別回路。
アノードとカソードとの組合せを説明する図であり、第
2図は第1図の各部の入力信号波形及びキー判別信号の
のせ方の一例を示す図である。 第3図はこの発明による代表的一実施例に直接使用する
。 キーボードとLSIのキー人力部の回路図であり、第4
図は第3図の各部における信号波形図である。 第5図はこの発明による他の実施例を示す、第4図aに
対応した波形図である。 a、b、c・・・・・・カソード信号かアノード信号、
Dl・・・・・・キー判別信号、1・・・・・・キーボ
ード、2・・・・・・変換回路、3・・・・・・オア回
路、4・・・・・・シフトレジスタ、■・・・・・・単
位演算パルス、5・・・・・・イクスクルーシブオア回
路、6・・・・・・入力レジスタ、7・・・・・・入力
信号判別回路。
Claims (1)
- 【特許請求の範囲】 1 キーボードのn個の出力端子より出力されるキー判
別信号を含むキー人力信号と、上記n個の出力端子に接
続される波形整形回路と、この波形整形回路の各出力を
入力とするオア回路と、このオア回路の出力に接続され
るシフトレジスタと、このシフトレジスタの出力と上記
波形整形回路の出力を入力とするエクス・クルシブ・オ
ア回路と、このエクス・クルシブ・オア回路の出力に接
続された入力レジスタとを具備したことを特徴とする液
晶表示型電子装置のキー信号読み込み回路。 2、特許請求の範囲第1項に記載したキー人力信号をア
ノード信号としたことを特徴とする液晶表示型電子装置
のキー信号読み込み回路。 3 特許請求の範囲第1項に記載したキー人力信号をカ
ソード信号としたことを特徴とする液晶表示型電子装置
のキー信号読み込み回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50099519A JPS5818649B2 (ja) | 1975-08-18 | 1975-08-18 | 液晶表示型電子装置のキ−信号読み込み回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50099519A JPS5818649B2 (ja) | 1975-08-18 | 1975-08-18 | 液晶表示型電子装置のキ−信号読み込み回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5223220A JPS5223220A (en) | 1977-02-22 |
JPS5818649B2 true JPS5818649B2 (ja) | 1983-04-14 |
Family
ID=14249484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50099519A Expired JPS5818649B2 (ja) | 1975-08-18 | 1975-08-18 | 液晶表示型電子装置のキ−信号読み込み回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5818649B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5437685A (en) * | 1977-08-31 | 1979-03-20 | Fujitsu Ltd | Electron beam exposure unit |
JPS54105970A (en) * | 1978-02-08 | 1979-08-20 | Nippon Telegr & Teleph Corp <Ntt> | Electron beam drawing device and its use |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5061127A (ja) * | 1973-09-28 | 1975-05-26 | ||
JPS51114023A (en) * | 1975-03-31 | 1976-10-07 | Sharp Corp | A control unit for in and output signals |
-
1975
- 1975-08-18 JP JP50099519A patent/JPS5818649B2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5061127A (ja) * | 1973-09-28 | 1975-05-26 | ||
JPS51114023A (en) * | 1975-03-31 | 1976-10-07 | Sharp Corp | A control unit for in and output signals |
Also Published As
Publication number | Publication date |
---|---|
JPS5223220A (en) | 1977-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5818649B2 (ja) | 液晶表示型電子装置のキ−信号読み込み回路 | |
US4070664A (en) | Key controlled digital system having separated display periods and key input periods | |
JPS6010922A (ja) | バイナリ−カウンタ | |
KR950013806B1 (ko) | 데이타의 직/병렬변환방법 및 장치 | |
KR870000723Y1 (ko) | 논리집적회로에서 발생되는 디스플레이용 병렬신호의 직렬전송 및 병렬신호로의 환원회로 | |
JPS5926428Y2 (ja) | 電子式計算機 | |
KR900001529Y1 (ko) | 단말기 표시장치에서의 두배 크기 글자 발생회로 | |
KR900006778Y1 (ko) | Crt콘트롤러용 분주회로 | |
KR880014459A (ko) | 2바이트(byte) 완성형 표준코드 디스플레이(Display)방법 | |
JPS60242496A (ja) | 液晶表示装置の駆動方法 | |
SU1462364A1 (ru) | Вычислительное устройство | |
SU690476A1 (ru) | Устройство дл последовательного выделени единиц из п-разр дного двоичного кода | |
JPS6183593A (ja) | Lcdにおける表示修飾制御方式 | |
JPS6113595B2 (ja) | ||
JP2658327B2 (ja) | 論理回路 | |
SU1441389A1 (ru) | Устройство дл делени | |
KR880003605Y1 (ko) | 시스템클럭 변환회로 | |
KR890003402Y1 (ko) | 문자별 더블폭 표시회로 | |
JPH0331015B2 (ja) | ||
JPS5820062B2 (ja) | キ−ヨミコミホウホウ | |
KR930000457Y1 (ko) | 모니터의 커서 2배 확대회로 | |
JPS5824819B2 (ja) | ヒヨウジセイギヨホウシキ | |
JPS63141415A (ja) | 並直列変換回路 | |
JPS5851616A (ja) | 直並列変換方式 | |
JPH0779247B2 (ja) | デコ−ド回路 |