JPS6113595B2 - - Google Patents
Info
- Publication number
- JPS6113595B2 JPS6113595B2 JP1914975A JP1914975A JPS6113595B2 JP S6113595 B2 JPS6113595 B2 JP S6113595B2 JP 1914975 A JP1914975 A JP 1914975A JP 1914975 A JP1914975 A JP 1914975A JP S6113595 B2 JPS6113595 B2 JP S6113595B2
- Authority
- JP
- Japan
- Prior art keywords
- digit
- display
- time
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は時分割表示駆動方式の改良に関するも
のである。
のである。
電子式卓上計算機等における表示駆動は、桁ご
と順次駆動し、その残像現象を利用する時分割表
示駆動方式が使われている。この方式は常時電圧
を印加する言わゆるスタテイツク方式に対し電力
消費の点、表示体への接続線の減少等において極
めて有利ではあるが表示桁が増加するに従つて表
示デユーテイが小さくなり、駆動電圧を上げない
と表示にチラツキを生じたり、所望の輝度が得ら
れなくなる。昨今の電子式卓上計算機はローコス
ト化のために電子回路を完全に１チツプLSIに組
み込む方向にあり、表示管の駆動はこのLSIによ
る直接駆動の方向に進んでいる。一般にこのLSI
（大規模集積回路）はMOSLSIが使用され、これ
によつては表示駆動電圧は最大約30V程度しか取
れない。表示桁数が増えて表示デユーテイが小さ
くなると、この電圧では充分な輝度が得られなく
なり、時分割表示駆動方式を改善する必要があ
る。その一改良案として表示桁を少なくとも２つ
の群に分け、各群にそれぞれデコーダを設けると
いつた方式（特公昭49−25775号参照）があり、
それによつて表示デユーテイを大きくし輝度を向
上させているものである。
と順次駆動し、その残像現象を利用する時分割表
示駆動方式が使われている。この方式は常時電圧
を印加する言わゆるスタテイツク方式に対し電力
消費の点、表示体への接続線の減少等において極
めて有利ではあるが表示桁が増加するに従つて表
示デユーテイが小さくなり、駆動電圧を上げない
と表示にチラツキを生じたり、所望の輝度が得ら
れなくなる。昨今の電子式卓上計算機はローコス
ト化のために電子回路を完全に１チツプLSIに組
み込む方向にあり、表示管の駆動はこのLSIによ
る直接駆動の方向に進んでいる。一般にこのLSI
（大規模集積回路）はMOSLSIが使用され、これ
によつては表示駆動電圧は最大約30V程度しか取
れない。表示桁数が増えて表示デユーテイが小さ
くなると、この電圧では充分な輝度が得られなく
なり、時分割表示駆動方式を改善する必要があ
る。その一改良案として表示桁を少なくとも２つ
の群に分け、各群にそれぞれデコーダを設けると
いつた方式（特公昭49−25775号参照）があり、
それによつて表示デユーテイを大きくし輝度を向
上させているものである。
本発明は他の改良案を提出するもので、以下図
面と共に説明する。
面と共に説明する。
まず本発明の実施例と比較する意味で従来の方
式を図面を用いて簡単に説明しておく。
式を図面を用いて簡単に説明しておく。
今、第１図のように数値部14桁、小数部２桁、
符号１桁で構成される12桁の計算機の、その表示
について説明する。第１図は１桁４ビツト構成の
17桁直列式のレジスターであつて、第１桁目X0
はラウンド（丸め）用、第２桁目X1乃至第13桁
目X12（12桁分）は数値情報用、第14桁目Xcは桁
上げ用、第15桁乃至第16桁目ｘは小数点情報用、
第17桁目Xsは符号用の桁とする68ビツト容量の
シフトレジスターである。各桁に示されている
T1，T2………T17は各桁の内容がそのシフトに伴
つて出力されるタイミングを指示するデイジツト
タイム信号であつて第３図のタイムチヤートのよ
うに順次位相を異にして発生するパルスである。
符号１桁で構成される12桁の計算機の、その表示
について説明する。第１図は１桁４ビツト構成の
17桁直列式のレジスターであつて、第１桁目X0
はラウンド（丸め）用、第２桁目X1乃至第13桁
目X12（12桁分）は数値情報用、第14桁目Xcは桁
上げ用、第15桁乃至第16桁目ｘは小数点情報用、
第17桁目Xsは符号用の桁とする68ビツト容量の
シフトレジスターである。各桁に示されている
T1，T2………T17は各桁の内容がそのシフトに伴
つて出力されるタイミングを指示するデイジツト
タイム信号であつて第３図のタイムチヤートのよ
うに順次位相を異にして発生するパルスである。
この表示レジスターの内容を時分割式に表示駆
動する回路を第２図に示す。
動する回路を第２図に示す。
表示用レジスターＸはビツトごとに発生するク
ロツク１により順次右シフトし、その出力は閉
ループ構成をとつて最上位桁へ帰環する循環とし
記憶保持され、一方３ビツト構成のバツフアXc
（Xc-1〜Xc-3）に導入される。
ロツク１により順次右シフトし、その出力は閉
ループ構成をとつて最上位桁へ帰環する循環とし
記憶保持され、一方３ビツト構成のバツフアXc
（Xc-1〜Xc-3）に導入される。
各デイジツトの最終ビツトt4においては、その
タイミングで発生するクロツクＤ（4 １）に
より桁情報が４ビツト構成のバツフアX1（Xi-1〜
Xi-4）に並列に導入され、ここで１デイジツト時
間保持される。ここで、順次入れ変わり保持され
る各桁の情報信号はセグメントデコーダＤに出力
されて所定のセグメント（SA〜SH）を選択する
セグメント選択信号に変換され、従つて表示部
Ｄ・Ｐの各桁の表示管は対応するデイジツトタイ
ム信号T1，T3………T14との同期を取つて時分割
式に表示する。このデイジツトタイム信号はデイ
ジツトタイムカウンターＤ・Ｃより発生され、表
示部D.Pの対応する桁にそれぞれ導入される。こ
こでセグメントSA〜SHは第３図の右に示す日の
字型セグメントの各々を示しており、各表示管の
対応セグメントは共通接続されていることは衆知
の所である。第３図のタイムチヤートでは“−
12”を表示する例を示しており、実際表示部D.P
では“12・−”として表示されるが、例えばこの
“２”はデイジツトタイム信号T2に応じて表示用
レジスターＸよりまず出力される。2＝
2 4 １のタイミングにてバツフアX1に導入さ
れ、T3のタイミングにセグメント選択信号SA，
SB，SD，SE，SGに変換され、第２桁目の表示
管においてデイジツトタイム信号T3との同期を
取つて表示される。尚、第１桁目の表示管は符号
表示用として使う。
タイミングで発生するクロツクＤ（4 １）に
より桁情報が４ビツト構成のバツフアX1（Xi-1〜
Xi-4）に並列に導入され、ここで１デイジツト時
間保持される。ここで、順次入れ変わり保持され
る各桁の情報信号はセグメントデコーダＤに出力
されて所定のセグメント（SA〜SH）を選択する
セグメント選択信号に変換され、従つて表示部
Ｄ・Ｐの各桁の表示管は対応するデイジツトタイ
ム信号T1，T3………T14との同期を取つて時分割
式に表示する。このデイジツトタイム信号はデイ
ジツトタイムカウンターＤ・Ｃより発生され、表
示部D.Pの対応する桁にそれぞれ導入される。こ
こでセグメントSA〜SHは第３図の右に示す日の
字型セグメントの各々を示しており、各表示管の
対応セグメントは共通接続されていることは衆知
の所である。第３図のタイムチヤートでは“−
12”を表示する例を示しており、実際表示部D.P
では“12・−”として表示されるが、例えばこの
“２”はデイジツトタイム信号T2に応じて表示用
レジスターＸよりまず出力される。2＝
2 4 １のタイミングにてバツフアX1に導入さ
れ、T3のタイミングにセグメント選択信号SA，
SB，SD，SE，SGに変換され、第２桁目の表示
管においてデイジツトタイム信号T3との同期を
取つて表示される。尚、第１桁目の表示管は符号
表示用として使う。
このような表示駆動方式によると１ワードが17
デイジツト、表示巾が１デイジツトであるため従
つてその表示デユーテイは1/17となる。更にこれ
に表示重なり防止用のカツト信号（１ビツト巾）
を印加するとなるとその表示デユーテイは１／
（17×４／３≒１／２２．７となり甚だ小さくなる。
デイジツト、表示巾が１デイジツトであるため従
つてその表示デユーテイは1/17となる。更にこれ
に表示重なり防止用のカツト信号（１ビツト巾）
を印加するとなるとその表示デユーテイは１／
（17×４／３≒１／２２．７となり甚だ小さくなる。
これによつて例えば蛍光表示管を用いた場合に
は30V程度では充分な輝度が得られないもので、
従つて１チツプ構成のLSIの他の表示駆動用のIC
が必要となつてくる。
は30V程度では充分な輝度が得られないもので、
従つて１チツプ構成のLSIの他の表示駆動用のIC
が必要となつてくる。
即ち、上記従来のデイジツトタイム信号に同期
させて時分割表示させる方式では、表示用レジス
タ中に、表示数値情報以外の情報を記憶する桁
（例えば、第１図のXo，Xc）が存在すると、この
桁の存在によつて表示デユーテイが低下するとい
う問題点があつた。
させて時分割表示させる方式では、表示用レジス
タ中に、表示数値情報以外の情報を記憶する桁
（例えば、第１図のXo，Xc）が存在すると、この
桁の存在によつて表示デユーテイが低下するとい
う問題点があつた。
本発明は上記問題点を解決することを目的とし
てなされたものであり、第１図に示すレジスタの
ように、表示体桁数よりも大きな桁記憶容量を有
し、その一部に表示数値情報を記憶すると共に、
その記憶内容が桁時間毎に順次１桁ずつシフトし
ながら保持される循環型シフトレジスタに記憶さ
れる上記表示情報を、１／表示体桁数（カツト期
間を設けない場合）の表示デユーテイで時分割表
示させることのできる表示駆動方式を提供するも
のである。
てなされたものであり、第１図に示すレジスタの
ように、表示体桁数よりも大きな桁記憶容量を有
し、その一部に表示数値情報を記憶すると共に、
その記憶内容が桁時間毎に順次１桁ずつシフトし
ながら保持される循環型シフトレジスタに記憶さ
れる上記表示情報を、１／表示体桁数（カツト期
間を設けない場合）の表示デユーテイで時分割表
示させることのできる表示駆動方式を提供するも
のである。
以下、実施例を説明する。第４図は、本発明の
一実施例の構成を示すブロツク図である。
一実施例の構成を示すブロツク図である。
この表示用レジスターＸは第１図のものを使
い、上記のクロツク１により順次情報を右シフ
トすると共に帰環による循環記憶保持している。
デイジツトタイムカウンターD.Cは17進カウンタ
ーであり、デイジツトタイム信号T1，T2………
T17を第３図のタイムチヤートのように順次位相
を異にして発生する。またワードタイムカウンタ
ーW.Cは13進カウンターであり、第５図のタイム
チヤートのようにデイジツトタイム信号T1〜T17
で設定される時間巾を持つたパルスとして、順次
位相を異にして発生するワードタイム信号D1，
D2，………D13を作成する。
い、上記のクロツク１により順次情報を右シフ
トすると共に帰環による循環記憶保持している。
デイジツトタイムカウンターD.Cは17進カウンタ
ーであり、デイジツトタイム信号T1，T2………
T17を第３図のタイムチヤートのように順次位相
を異にして発生する。またワードタイムカウンタ
ーW.Cは13進カウンターであり、第５図のタイム
チヤートのようにデイジツトタイム信号T1〜T17
で設定される時間巾を持つたパルスとして、順次
位相を異にして発生するワードタイム信号D1，
D2，………D13を作成する。
この両カウンターの出力はアンドゲート
AND3，AND4，………AND15にそれぞれ導入す
るが、デイジツトタイムカウンターD.Cの出力
T2，T3………T13，T17は順次AND3，AND4，…
……AND15にそれぞれ、またワードタイムカウン
ターW.Cの出力D1，D2，………D13も同様、各々
のカウンターより１つずつ導入される。
AND3，AND4，………AND15にそれぞれ導入す
るが、デイジツトタイムカウンターD.Cの出力
T2，T3………T13，T17は順次AND3，AND4，…
……AND15にそれぞれ、またワードタイムカウン
ターW.Cの出力D1，D2，………D13も同様、各々
のカウンターより１つずつ導入される。
この各アンドゲートAND3〜AND15の出力はオ
アゲートOR2に一活して導入され、表示用レジス
ターＸの出力を一方の入力とするアンドゲート
AND1の他方の入力として、またインバータINに
導入される。この各アンドゲートAND2〜AND15
の出力はその論理に基づき各ワードにおいて表示
用レジスターＸより１桁の情報のみ、例えばアン
ドゲートAND3の出力にあつてはワードタイムD1
において第２桁目の情報信号のみを表示のために
取り出すようアンドゲートAND1にパルスを入力
するものであり、同一ワード中の表示用レジスタ
ーＸより出力される他の桁情報信号はアンドゲー
トAND1の閉成により、このアンドゲートAND1
より導出されない。従つて、今表示用レジスター
Ｘに“−12”の数値が記憶されているとすると、
ワードタイムD1においてアンドゲートAND3の出
力パルスD1T2により、第２桁目の“２”のコー
ド信号（0010）がアンドゲートAND1より４ビツ
ト構成のバツフアｗ（w1〜w4）に直列に導入され
る。この情報信号0010はビツトごとクロツク１
により、アンドゲートAND1オアゲートOR1を介
してバツフアｗへ順次右シフトされるが、フリツ
プフロツプw4の出力はアンドゲードAND2を介し
て、フリツプフロツプw1に帰環される。インバ
ータINはこの帰環用のアンドゲートAND2を開成
するためのものであり、同一ワード中（今この説
明ではD1）の他のデイジツトタイムにおいては導
入した桁の情報信号を循環保持する。
アゲートOR2に一活して導入され、表示用レジス
ターＸの出力を一方の入力とするアンドゲート
AND1の他方の入力として、またインバータINに
導入される。この各アンドゲートAND2〜AND15
の出力はその論理に基づき各ワードにおいて表示
用レジスターＸより１桁の情報のみ、例えばアン
ドゲートAND3の出力にあつてはワードタイムD1
において第２桁目の情報信号のみを表示のために
取り出すようアンドゲートAND1にパルスを入力
するものであり、同一ワード中の表示用レジスタ
ーＸより出力される他の桁情報信号はアンドゲー
トAND1の閉成により、このアンドゲートAND1
より導出されない。従つて、今表示用レジスター
Ｘに“−12”の数値が記憶されているとすると、
ワードタイムD1においてアンドゲートAND3の出
力パルスD1T2により、第２桁目の“２”のコー
ド信号（0010）がアンドゲートAND1より４ビツ
ト構成のバツフアｗ（w1〜w4）に直列に導入され
る。この情報信号0010はビツトごとクロツク１
により、アンドゲートAND1オアゲートOR1を介
してバツフアｗへ順次右シフトされるが、フリツ
プフロツプw4の出力はアンドゲードAND2を介し
て、フリツプフロツプw1に帰環される。インバ
ータINはこの帰環用のアンドゲートAND2を開成
するためのものであり、同一ワード中（今この説
明ではD1）の他のデイジツトタイムにおいては導
入した桁の情報信号を循環保持する。
ワードの最終デイジツトタイムT17において発
生するクロツク（＝17 4 １）の印加に伴
ない、今までバツフアｗを循環していた情報信号
は並列に一気に４ビツト構成のバツフアＷ（W1
〜W4）に書き込まれ、このバツフアＷではこれを
次のクロツクが印加されるまで、即ち１ワー
ド間保持する。セグメントデコーダＤはこのバツ
フアＷのコード内容を１ワード巾のセグメント選
択信号SA〜SHに変換し、表示部D.Pに出力す
る。
生するクロツク（＝17 4 １）の印加に伴
ない、今までバツフアｗを循環していた情報信号
は並列に一気に４ビツト構成のバツフアＷ（W1
〜W4）に書き込まれ、このバツフアＷではこれを
次のクロツクが印加されるまで、即ち１ワー
ド間保持する。セグメントデコーダＤはこのバツ
フアＷのコード内容を１ワード巾のセグメント選
択信号SA〜SHに変換し、表示部D.Pに出力す
る。
表示部D.Pは例えば13桁の蛍光表示管からな
り、各桁の対応するセグメント同志は共通接続さ
れ、対応するセグメント選択信号SA〜SHをそれ
ぞれデコーダＤより導入している一方、各桁の表
示管は下第１桁目より順次D1，D2………D13と１
つづつワードタイム信号を導入し、１ワード巾を
有すセグメント選択信号との同期により各桁とも
所定の数字、記号（記号桁は下第１桁目の管を利
用）及び小数点を表示する。第５図のタイムチヤ
ートを借りれば、“−”はワードタイムD1に第１
桁目の表示管に、“２”は小数点と共にワードタ
イムD2に第２桁目の表示管に………のようにそ
れぞれワードタイムで設定され、時分割式に表示
される。この表示は13ワードタイムを１同期とす
るもので、結局表示デユーテイは1/13となり、表
示重なり防止用のカツト信号（４ビツト巾）を印
加しても１／13×１７／１６≒１／１３．８となり、第
２図で示し た従来例に比し、かなり表示デユーテイを大きく
取れていることが分る。
り、各桁の対応するセグメント同志は共通接続さ
れ、対応するセグメント選択信号SA〜SHをそれ
ぞれデコーダＤより導入している一方、各桁の表
示管は下第１桁目より順次D1，D2………D13と１
つづつワードタイム信号を導入し、１ワード巾を
有すセグメント選択信号との同期により各桁とも
所定の数字、記号（記号桁は下第１桁目の管を利
用）及び小数点を表示する。第５図のタイムチヤ
ートを借りれば、“−”はワードタイムD1に第１
桁目の表示管に、“２”は小数点と共にワードタ
イムD2に第２桁目の表示管に………のようにそ
れぞれワードタイムで設定され、時分割式に表示
される。この表示は13ワードタイムを１同期とす
るもので、結局表示デユーテイは1/13となり、表
示重なり防止用のカツト信号（４ビツト巾）を印
加しても１／13×１７／１６≒１／１３．８となり、第
２図で示し た従来例に比し、かなり表示デユーテイを大きく
取れていることが分る。
本発明の方式によれば、表示体桁数よりも大き
な桁記憶容量を有し、その一部に表示数値情報を
記憶すると共に、その記憶内容を桁時間毎に１桁
ずつ順次シフトしながら循環保持する構成の循環
型シフトレジスタを有する計算機にあつても１／
表示桁数という表示デユーテイで例えば蛍光表示
管を駆動できるため、MOSLSIの耐圧が約30Vで
あつてもこのLSIにより直接駆動でき、完全１チ
ツプLSI構成を実現でき、コストダウンが計れ
る。LSI内に多少の回路を増設することは技術的
に何等困難でなく、且つコストアツプにつながら
ないものである。
な桁記憶容量を有し、その一部に表示数値情報を
記憶すると共に、その記憶内容を桁時間毎に１桁
ずつ順次シフトしながら循環保持する構成の循環
型シフトレジスタを有する計算機にあつても１／
表示桁数という表示デユーテイで例えば蛍光表示
管を駆動できるため、MOSLSIの耐圧が約30Vで
あつてもこのLSIにより直接駆動でき、完全１チ
ツプLSI構成を実現でき、コストダウンが計れ
る。LSI内に多少の回路を増設することは技術的
に何等困難でなく、且つコストアツプにつながら
ないものである。
また、本発明によれば表示周波数を低くするこ
とができる。例えばクロツク周波数を200KHzと
いうような高い値のとき、今までのようにデイジ
ツトタイム信号で表示駆動しようとすれば、１桁
当りの表示のパルス巾は18μSecと小さく、蛍光
表示管を駆動することがむづかしくなる。これに
対して、本発明では、例えば上記実施例のように
ワードタイム信号で表示駆動する場合、１桁当り
の表示のパルス巾は18μSec×17＝306μSecと大
きく、蛍光表示管を能率よく駆動することができ
る。従つて換言すれば、本発明の方式によればク
ロツク周波数をより大きく設定でき、演算スピー
ドを速めることができる。
とができる。例えばクロツク周波数を200KHzと
いうような高い値のとき、今までのようにデイジ
ツトタイム信号で表示駆動しようとすれば、１桁
当りの表示のパルス巾は18μSecと小さく、蛍光
表示管を駆動することがむづかしくなる。これに
対して、本発明では、例えば上記実施例のように
ワードタイム信号で表示駆動する場合、１桁当り
の表示のパルス巾は18μSec×17＝306μSecと大
きく、蛍光表示管を能率よく駆動することができ
る。従つて換言すれば、本発明の方式によればク
ロツク周波数をより大きく設定でき、演算スピー
ドを速めることができる。
第１図は本発明の実施例に使用される表示用レ
ジスターの構成例、第２図は従来の表示駆動方式
の説明に供する回路図、第３図はそのタイムチヤ
ート、第４図は本発明の表示駆動方式の説明に供
する回路図、第５図はそのタイムチヤート。 Ｘ：表示用レジスター、D.C：デイジツトタイ
ムカウンター、W.C：ワードタイムカウンター、
Ｄ：セグメントデコーダ、D.P：表示部、T1〜
T17：デイジツトタイム信号、D1〜D13：ワード
タイム信号。
ジスターの構成例、第２図は従来の表示駆動方式
の説明に供する回路図、第３図はそのタイムチヤ
ート、第４図は本発明の表示駆動方式の説明に供
する回路図、第５図はそのタイムチヤート。 Ｘ：表示用レジスター、D.C：デイジツトタイ
ムカウンター、W.C：ワードタイムカウンター、
Ｄ：セグメントデコーダ、D.P：表示部、T1〜
T17：デイジツトタイム信号、D1〜D13：ワード
タイム信号。
Claims (1)
- 【特許請求の範囲】 １ １個の共通電極と、複数個のセグメント電極
とを含む表示体をＮ個（但し、Ｎは正整数）並設
して構成した表示部と、 Ｍ桁（但し、Ｍは、Ｍ＞Ｎを満足する正整数）
の記憶容量を有し、その一部に出力数値情報を記
憶すると共に、その記憶内容を桁時間を有する桁
信号が出力される毎に１桁ずつ順次シフトしなが
ら循環保持する構成の循環型シフトレジスタとを
有するものに於て、 Ｍ個の桁信号の総和で設定される時間巾を持つ
たＮ個のワードタイム信号を発生する発生手段
と、 上記循環型シフトレジスタに記憶される、上記
出力数値情報の各桁内容を、上記ワードタイム信
号が出力される毎に順次１桁ずつ所定順序で出力
させる出力制御回路と、 該出力制御回路より出力される上記数値情報の
各桁内容を、上記ワードタイム信号の出力されて
いる間保持する情報保持回路と、 該情報保持回路の内容に基づいてセグメント電
極選択信号を出力する表示信号出力回路と、 該表示信号出力回路より出力される上記セグメ
ント電極選択信号を、上記表示部を構成するＮ桁
の表示体のセグメント電極に共通に供給する手段
と、 上記出力制御回路の動作に同期し、上記情報保
持回路に保持される情報が表示されるべき桁の表
示体の共通電極にのみ選択電位を供給する手段と
を設けたことを特徴とする表示駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1914975A JPS6113595B2 (ja) | 1975-02-15 | 1975-02-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1914975A JPS6113595B2 (ja) | 1975-02-15 | 1975-02-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5193634A JPS5193634A (ja) | 1976-08-17 |
| JPS6113595B2 true JPS6113595B2 (ja) | 1986-04-14 |
Family
ID=11991372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1914975A Expired JPS6113595B2 (ja) | 1975-02-15 | 1975-02-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6113595B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51102426A (ja) * | 1975-03-06 | 1976-09-09 | Omron Tateisi Electronics Co | Hyojihoshiki |
-
1975
- 1975-02-15 JP JP1914975A patent/JPS6113595B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5193634A (ja) | 1976-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4074351A (en) | Variable function programmed calculator | |
| US4113361A (en) | Liquid crystal display device | |
| US3973254A (en) | Arrangement for a dynamic display system | |
| US4019178A (en) | CMOS drive system for liquid crystal display units | |
| US6650317B1 (en) | Variable function programmed calculator | |
| US4599613A (en) | Display drive without initial disturbed state of display | |
| US4278974A (en) | Driving system of display | |
| JPS6113595B2 (ja) | ||
| US4242675A (en) | Display and keyboard scanning for electronic calculation or the like | |
| JP3276205B2 (ja) | 相転移型液晶ディスプレイの書き込み方式 | |
| JPH0439649B2 (ja) | ||
| US4070664A (en) | Key controlled digital system having separated display periods and key input periods | |
| JPH1055157A (ja) | ディスプレイ・データの水平スクロール方式 | |
| JPS6162097A (ja) | ドツト表示駆動用集積回路 | |
| JPS5818649B2 (ja) | 液晶表示型電子装置のキ−信号読み込み回路 | |
| JPS5852595B2 (ja) | マトリスク型液晶表示装置の駆動方法 | |
| JPS6212919B2 (ja) | ||
| JP2569476B2 (ja) | 液晶駆動表示方式 | |
| JPS6048767B2 (ja) | 表示デ−タ処理方式 | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| JPS581460B2 (ja) | クライドリシンゴウハツセイソウチ | |
| KR890004227A (ko) | 베이스 프로그램에서의 진공형광 디스플레이 장치 제어 회로 및 제어방법 | |
| JPS6356553B2 (ja) | ||
| JPS5845032B2 (ja) | ダイナミツクヒヨウジホウシキ | |
| JPH0236954B2 (ja) |