JPS5845032B2 - ダイナミツクヒヨウジホウシキ - Google Patents

ダイナミツクヒヨウジホウシキ

Info

Publication number
JPS5845032B2
JPS5845032B2 JP49044272A JP4427274A JPS5845032B2 JP S5845032 B2 JPS5845032 B2 JP S5845032B2 JP 49044272 A JP49044272 A JP 49044272A JP 4427274 A JP4427274 A JP 4427274A JP S5845032 B2 JPS5845032 B2 JP S5845032B2
Authority
JP
Japan
Prior art keywords
digit
display
information
storage
displayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49044272A
Other languages
English (en)
Other versions
JPS50137439A (ja
Inventor
幸男 前橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP49044272A priority Critical patent/JPS5845032B2/ja
Publication of JPS50137439A publication Critical patent/JPS50137439A/ja
Publication of JPS5845032B2 publication Critical patent/JPS5845032B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 本発明は表示桁数よりも、表示すべき情報を記憶するレ
ジスタの容量が大きい場合に表示装置の輝度の減少を防
止するようにしたダイナミック表示方式に関する。
一般にN桁(Nは正整数)の演算処理が可能な装置のダ
イナミック表示方式においては、1語長時間Tに対して
、1桁を表示する時間ば1−一時間となり、表示桁数が
演算桁数Nより小さい場合もtの値は変わらない。
従って演算桁数Nが大きい場合には1語長時間Tも大き
く、その結果1語長時間Tに対する1桁の表示時間t1
即ちt/Tが小さくなるため、実質的に1桁分の表示時
間が短かく、輝度の低下を招き、表示の鮮明さがなくな
る。
この発明の目的は表示すべき情報を記憶するレジスタの
容量、即ち記憶桁数Nが表示装置の表示桁数より大きい
場合にも鮮明な表示が得られるダイナミック表示方式を
提供せんとするものである。
この発明によれば表示部本体の表示桁容量の少なくとも
倍以上の記憶桁容量を有するレジスタに同一の表示すべ
き情報の複数組を循環記憶させる。
このレジスタの内容を上記表示部本体に順次表示させる
このようにしてレジスタか一循する間に少なくとも2個
以上同一情報が表示部本体へ供給されて、1語長時間、
即ちレジスタの一循周期中における1桁の表示時間が実
数的に上記複数組の数倍になり、それだけ表示輝度が強
くなる。
次にこの発明によるダイナミック表示方式を図面を参照
して説明しよう。
第1図は本発明によるダイナミック表示方式の一実施例
を示すブロック線図であり、−例として演算容量桁数が
8桁で、表示部本体が4桁の装置を対象として構成した
ものである。
同図において10は8つのシフト段11〜18が直列に
接続された8桁(32ピツト)の情報を記憶するシフト
レジスタでその最下位桁(第1位桁)11は制御信号C
によって制御付けられたアンドゲート21を通じ、更に
オアゲー、ト23を介して最上位桁(第8位桁)18の
入力側に接続され、ゲート21が開いていると、レジス
フ10内の情報は第2図に示すディジットタイミング信
号11.12.・・・t8に同期して循環記憶される。
ディジットタイミング信号t1〜t8はシフトレジスタ
ー0に循環記憶されている情報の桁時間を指示し、tl
のタイミングにおいてシフトレジスター0の第1位桁1
1、第2位桁12、第3位桁13、第4位桁14の各位
置には表示部本体50の第を位桁(最下位桁)から第4
位桁(最上位桁)に表示されるべき情報が記憶されるよ
うに予め情報の移動を行なっておくものとする。
また、シフトレジスター0の第5位桁15の出力は第4
位桁14に印加されると同時に、制御信号Cによって制
御付けられたアンドゲート22を通じ、更にオアゲート
23を介して最上位桁18に印加される。
シフトレジスター0の記憶情報は適当な桁、例えは第2
位桁12より並列出力として表示用バッファ回路30に
供給される。
この表示用バッファ回路30にて入力された並列出力は
ディジットタイミング信号に同期した信号に変換されて
デコーダ40を介して表示部本体50に供給される。
而して今制御信号Cは第2図に示す如く、タイミングt
からタイミングt8までの連続信号であす、制御信号C
は制御信号Cの反転信号である。
従ってタイミングtからタイミングt4まではアンドゲ
ート21が開き、アンドゲート22は閉じ、タイミング
t からタイミングt8まではアンドゲ−ト21が閉じ
、アンドゲート22が開く。
第2図でTは1語長時間を示す。
上述の構成の動作を第3図を参照して具体例につき説明
する。
この例はr1357Jが表示すべき情報であり、これは
tlのタイミングにおいてシフトレジスター0の桁14
〜11に記憶され、それより上位桁18〜15には「0
O00」が記憶されているものとする。
t1〜t4のタイミングではゲート21が開き、ゲート
22が閉じているため、tから12へと時間が経過する
に従って情報は一桁右シフトされる。
このように時間の経過に従ってタイミング信号に同期し
て情報は右シフトの動作がくり返され、t5のタイミン
グにおいではシフトレジスター0の第5位桁15には「
7」の情報が記憶されており、これが第4位桁14に導
入されると同時に、この時は制御信号Cが与えられるた
め、アンドゲート21は閉じ、アンドゲート22が開い
ていて、このゲート22及びオアゲート23を介してシ
フトレジスタの第8位桁へも第5位桁15のr7Jが導
入される。
このように制御信号Cが与えられたt5〜t8のタイミ
ング期間は、第8位桁18に書込まれる情報は第5位桁
15の情報になる。
従って制御信号Cが終了した直後のタイミングt1にお
いてはシフトレジスター0の桁11〜14と桁15〜1
8との両位置には表示すべき情報「1357」がそれぞ
れ記憶されることになる。
このように表示すべき情報がシフトレジスター0に記憶
されると第2位桁12の並列出力は1語長時間T1即ち
シフトレジスター0が1循する間にtと1 .1と1
.1とtそしてt4と52687 t8の各デジットタイミング信号に同期して同一の情報
をそれぞれ2回づつ表示用バッファ回路30に供給する
従って表示部本体50は1語長時間Tにおいて同一情報
を2度表示することになり、演算容量桁数Nは8桁であ
るが一桁を表示する時間はt=一時間と2倍に延長され
る。
よってそれだけ輝度が犬になり鮮明な表示が得られる。
なお本発明のダイナミック表示方式は容量桁数Nが表示
部本体50の桁数の2倍に限定されることはない。
即ち、表示部本体50の桁数nに対し容量桁数Nが2n
≦N<3nの場合は一桁を表示する時は2倍に、3n≦
N<4nの場合には3倍にと、表示部本体50の桁数と
容量桁数Nとの関係で種々の変更が可能である。
制御信号C及びCは表示部本体50の表示桁数及びレジ
スター0の桁数が予め知られているから、デジットタイ
ミング信号から容易に作ることができる。
次に第4図を参照して本発明の他の実施例について説明
する。
本実施例ではレジスター0の記憶容量が11〜19の9
桁で構成され、表示部が4桁の構成の場合について示す
ものである。
本実施例では第1図のレジスタの桁18の入力側にもう
1つの桁19を設けた場合に相当し、他の構成は第1図
と同様である。
ここでは「1234Jが表示すべき情報であり、これは
tlのタイミングでシフトレジスタの桁14〜11に記
憶され、それより上位桁19〜15には「00000」
が記憶されている。
ここでroooooJは数字データとしての意味を有す
るもの、例えば「501」、l’−120J等における
0″ではなく、データではない、あるいはデータが存在
しないことを示すものである。
従ってこの「0OOOOJの各「0」は表示されない。
(仮りに表示されるとすると従来の表示装置におけるダ
イナミック表示は不可能となる)t1〜t4のタイミン
グでは第1図の場合と同様に記憶情報は一桁ずつ右シフ
トされる。
t5のタイミングにおいてはシフトレジスタの上位桁1
9〜15には「1234Jが記憶されており、この時制
御信号Cを付勢してt6〜t9のタイミングをかけて記
憶情報を桁15〜12にシフトすると共に上位桁19か
ら16にかけて同じ記憶情報を書き込む。
次に表示すイクルのtlのタイミングにおいて桁18〜
15と桁14〜11との2部分に記憶情報が保持される
ことになる。
この時桁19に非データとしての「0」が記憶され、こ
れはタイミング毎に右シフトされ、タイミングt8でレ
ジスタの読み出し位置ヘシフトされる。
この時この「0」は非データであって従来の場合と同様
に表示されない。
これは周知の零サプレス技術で遠戚される。
かくして表示すイクルTの1週期に各桁のデータは2回
表示される。
以上詳記したように本発明ダイナミック表示方式によれ
ば特別の回路を設けることなく、容量桁数のシフトレジ
スタにおける表示中には無駄になっている桁を有効に利
用して一語長時間内における一桁を表示する時間を実質
的に延長することができる。
更にこの発明は先に述べたように演算容量桁数Nから表
示桁数nを引いたN−nはnより犬であればよく、nの
整数倍に限られずそれだけ汎用性がある。
またN −nを犬にしても表示部本体へ取出す部分の予
め決められた1桁の4ビツトのみであり、シフトレジス
タ10中の駆動能力を犬にする部分はこの4ビツトと、
途中で帰還するための1ビツト第1図では第5位桁15
の1ビツトのみであり、集積回路として構成する場合に
チップ面積の増加が少なく、配線の増加も僅かであり、
この点からもチップ面積が小さいものが得られる。
【図面の簡単な説明】
第1図は本発明ダイナミック表示方式の実施例を示すブ
ロック図、第2図はその説明に供給するための波形図、
第3図は第1図の動作の一例を説明するための図である
。 第4図は本発明の他の実施例を説明するための図である

Claims (1)

    【特許請求の範囲】
  1. 1 表示部の表示桁容量の少なくとも倍以上の記憶桁容
    量を有する記憶手段と、該記憶手段の該表示桁容量に相
    当する第1の記憶桁群に表示すべき情報を記憶させ上記
    第1の記憶桁群の情報を時分割によって部分的に順次読
    み出し、読み出された情報に基いて表示を行なう表示方
    式において、上記記憶手段の第1の記憶桁群に記憶され
    た情報を該記憶手段の該第1の記憶桁群以外の該表示桁
    容量に相当する記憶容量を有する少くとも1つの第2の
    記憶桁群に書き込む手段を設け、上記表示すべき情報の
    複数組みを上記第1および第2の記憶桁群に記憶させ、
    該記憶手段を時分割的に1通りアドレスする間に上記表
    示すべき情報を複数回読み出して表示するようにしたこ
    とを特徴とするダイナミック表示方式。
JP49044272A 1974-04-18 1974-04-18 ダイナミツクヒヨウジホウシキ Expired JPS5845032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49044272A JPS5845032B2 (ja) 1974-04-18 1974-04-18 ダイナミツクヒヨウジホウシキ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49044272A JPS5845032B2 (ja) 1974-04-18 1974-04-18 ダイナミツクヒヨウジホウシキ

Publications (2)

Publication Number Publication Date
JPS50137439A JPS50137439A (ja) 1975-10-31
JPS5845032B2 true JPS5845032B2 (ja) 1983-10-06

Family

ID=12686861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49044272A Expired JPS5845032B2 (ja) 1974-04-18 1974-04-18 ダイナミツクヒヨウジホウシキ

Country Status (1)

Country Link
JP (1) JPS5845032B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537309Y2 (ja) * 1987-09-26 1993-09-21

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871146A (ja) * 1971-12-24 1973-09-26

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4871146A (ja) * 1971-12-24 1973-09-26

Also Published As

Publication number Publication date
JPS50137439A (ja) 1975-10-31

Similar Documents

Publication Publication Date Title
JP2534757B2 (ja) リフレッシュ回路
JPH01162923A (ja) データバッファ装置及び方法
JPH06138856A (ja) 出力ディスプレイ・システム
KR930024012A (ko) 반도체 기억장치
JP2999869B2 (ja) メモリアクセス方式
US5089987A (en) Refresh control circuit
JPS6041769B2 (ja) アドレス指定方式
EP0057096A2 (en) Information processing unit
JPS5845032B2 (ja) ダイナミツクヒヨウジホウシキ
US5467303A (en) Semiconductor memory device having register groups for writing and reading data
JPS633317B2 (ja)
GB1073800A (en) Improvements relating to digital data storage systems
SU640300A1 (ru) Устройство дл хранени и преобразовани информации
SU1587517A1 (ru) Устройство дл адресации буферной пам ти
SU1485255A1 (ru) Устройство для адресации буферной памяти
SU1103221A1 (ru) Устройство дл сравнени кодов
SU849254A1 (ru) Устройство дл регистрациииНфОРМАции
JP2590695B2 (ja) 時分割スイッチ回路
JPS61250729A (ja) シフタ回路
JPS6120295A (ja) アドレス制御用集積回路
JPH0290248A (ja) メモリ装置
JPS61246848A (ja) 動作履歴記憶回路
GB1292751A (en) Two-way memory system providing temporary storage
JPS62168235A (ja) デ−タ処理装置
JPH0243645A (ja) 記憶装置