JPS62168235A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62168235A JPS62168235A JP1042986A JP1042986A JPS62168235A JP S62168235 A JPS62168235 A JP S62168235A JP 1042986 A JP1042986 A JP 1042986A JP 1042986 A JP1042986 A JP 1042986A JP S62168235 A JPS62168235 A JP S62168235A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- data
- memory
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 51
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000009191 jumping Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラムメモリを外部に持ち、マ
イクロプログラムにより制御されるマイクロプロセッサ
を用いたデータ処理装置に関１゛−る。
イクロプログラムにより制御されるマイクロプロセッサ
を用いたデータ処理装置に関１゛−る。
従来、この種のデータ処理装置では、外部メモリのアク
セスタイムはマイクロプロセッサの演算クロックサイク
ルと比べ大きくなるのが一般的であり、複数の演算クロ
ックサイクルを用いて外部マイクロプログラムメモリを
アクセスするか、マイクロプログラムメモリを複数個設
け、メモリ間でインタリーブ動作させるマイクロプログ
ラムメモリアクセスス方式が知られている。
セスタイムはマイクロプロセッサの演算クロックサイク
ルと比べ大きくなるのが一般的であり、複数の演算クロ
ックサイクルを用いて外部マイクロプログラムメモリを
アクセスするか、マイクロプログラムメモリを複数個設
け、メモリ間でインタリーブ動作させるマイクロプログ
ラムメモリアクセスス方式が知られている。
上述した従来のマイクロプログラムメモリアクセス方式
では、マイクロプログラムメモリのアクセスタイムがマ
イクロプロセッサ内の複数回の演算クロンクサイクルタ
イムとなるため、マイクロプロセッサの処理時間が遅く
なり、またインタリーブ動作とした場合でもジャンプ命
令実行時において複数回の演算クロックサイクルタイム
を必要とするとともにインタリーブ制御に複雑な制御回
路を必要とする欠点がある。
では、マイクロプログラムメモリのアクセスタイムがマ
イクロプロセッサ内の複数回の演算クロンクサイクルタ
イムとなるため、マイクロプロセッサの処理時間が遅く
なり、またインタリーブ動作とした場合でもジャンプ命
令実行時において複数回の演算クロックサイクルタイム
を必要とするとともにインタリーブ制御に複雑な制御回
路を必要とする欠点がある。
本発明のデータ処理装置は、マイクロプログラムメモリ
は、マイクロプログラムを偶数番地と奇数番地とに分割
してそれぞれ記憶する第１．第２のマイクロプログラム
メモリからなり、第１．第２のマイクロプログラムメモ
リの一方から読出されたデータを保持するデータレジス
タと、アドレスバス上のマイクロプログラムアドレスの
最下位ビットにより制御され、第１．第２のマイクロプ
ログラムメモリの一方が保持するマイクロプログラムの
番地の偶数／奇数がアドレスバス上のマイクロプログラ
ムアドレスの偶数／奇数と一致する場合にはデータレジ
スタのデータを、一致しない場合には′：ＪＪ１．第２
のマイクロプログラムメモリの他方から読出されたデー
タをデータバスに出力するデータ選択回路とを含むこと
を特徴とする。
は、マイクロプログラムを偶数番地と奇数番地とに分割
してそれぞれ記憶する第１．第２のマイクロプログラム
メモリからなり、第１．第２のマイクロプログラムメモ
リの一方から読出されたデータを保持するデータレジス
タと、アドレスバス上のマイクロプログラムアドレスの
最下位ビットにより制御され、第１．第２のマイクロプ
ログラムメモリの一方が保持するマイクロプログラムの
番地の偶数／奇数がアドレスバス上のマイクロプログラ
ムアドレスの偶数／奇数と一致する場合にはデータレジ
スタのデータを、一致しない場合には′：ＪＪ１．第２
のマイクロプログラムメモリの他方から読出されたデー
タをデータバスに出力するデータ選択回路とを含むこと
を特徴とする。
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のデータ処理装置の一実施例の要部の回
路図、第２図は第１図中のマイクロプログラムメモリ４
とマイクロプログラムメモリ５に分配されているマイク
ロプログラムのアドレスを示す図である。
路図、第２図は第１図中のマイクロプログラムメモリ４
とマイクロプログラムメモリ５に分配されているマイク
ロプログラムのアドレスを示す図である。
マイクロプログラムの偶数番地（０番地、２番地、・・
・、２Ｍ−２番地）の内容はマイクロプログラムメモリ
４の０番地、２番地、・・・、２Ｍ−２番地にそれぞれ
格納され、奇数番地（１番地、３番地、・・・２Ｍ−１
番地）の内容はマイクロプログラムメモリ５の１番地、
３番地、・・・、２Ｍ−１番地にそれぞれ格納されてい
る（第２図参照）。アドレスレジスタ３にはアドレスバ
スｌ上のマイクロプログラムアドレスが保持される。ア
ンドゲート９．１０はアドレス選択回路を構成し、マイ
クロプログラムメモリ制御信号２（マイクロプログラム
アドレスの最下位ビット）力げ０”のとき、すなわち偶
数アドレスのときアドレスバス１上のマイクロプログラ
ムアドレスを、′ｌ”のとき、すなわち奇数アドレスの
ときアドレスレジスタ３に保持されているマイクロプロ
グラムアドレスをマイクロプログラムメモリ４に出力す
る。データレジスタ６はマイクロプログラムメモリ５か
ら読出されたデータを保持する。アンドゲート１１，１
２はデータ選択回路を構成し、マイクロプログラムメモ
リ制御信号７（マイクロプログラムアドレスの最下位ビ
ット）が”０”のとき、すなわち偶数アドレスのときマ
イクロプログラムメモリ４から読出されたデータを、“
どのときデータレジスタ６に保持されているデータをデ
ータバス８上に出力する。
・、２Ｍ−２番地）の内容はマイクロプログラムメモリ
４の０番地、２番地、・・・、２Ｍ−２番地にそれぞれ
格納され、奇数番地（１番地、３番地、・・・２Ｍ−１
番地）の内容はマイクロプログラムメモリ５の１番地、
３番地、・・・、２Ｍ−１番地にそれぞれ格納されてい
る（第２図参照）。アドレスレジスタ３にはアドレスバ
スｌ上のマイクロプログラムアドレスが保持される。ア
ンドゲート９．１０はアドレス選択回路を構成し、マイ
クロプログラムメモリ制御信号２（マイクロプログラム
アドレスの最下位ビット）力げ０”のとき、すなわち偶
数アドレスのときアドレスバス１上のマイクロプログラ
ムアドレスを、′ｌ”のとき、すなわち奇数アドレスの
ときアドレスレジスタ３に保持されているマイクロプロ
グラムアドレスをマイクロプログラムメモリ４に出力す
る。データレジスタ６はマイクロプログラムメモリ５か
ら読出されたデータを保持する。アンドゲート１１，１
２はデータ選択回路を構成し、マイクロプログラムメモ
リ制御信号７（マイクロプログラムアドレスの最下位ビ
ット）が”０”のとき、すなわち偶数アドレスのときマ
イクロプログラムメモリ４から読出されたデータを、“
どのときデータレジスタ６に保持されているデータをデ
ータバス８上に出力する。
次に、本実施例の動作を説明する。
マイクロプログラムメモリ４に格納されている０番地よ
り連続したアドレスをアクセスする場合は、マイクロプ
ロセッサからのアドレスデータは、最下位ビットを除き
アドレスバス１を介しマイクロプログラムメモリ４およ
びマイクロプログラムメモリ５に供給される。このとき
０番地のデータはマイクロプログラムメモリ制御信号７
によるアンドゲート１１を介し送出され、その後データ
レジスタ６に格納された１番地のデータがアンドゲート
１２を介しデータバス８に送出される。
り連続したアドレスをアクセスする場合は、マイクロプ
ロセッサからのアドレスデータは、最下位ビットを除き
アドレスバス１を介しマイクロプログラムメモリ４およ
びマイクロプログラムメモリ５に供給される。このとき
０番地のデータはマイクロプログラムメモリ制御信号７
によるアンドゲート１１を介し送出され、その後データ
レジスタ６に格納された１番地のデータがアンドゲート
１２を介しデータバス８に送出される。
マイクロプログラムのジャンプ命令によりマイクロプロ
グラムメモリ５より不連続なアドレスのマイクロプログ
ラムメモリ４をアクセスする場合には、データレジスタ
６より奇数番地のデータ送出後マイクロプログラムメモ
リ４をアクセスする。
グラムメモリ５より不連続なアドレスのマイクロプログ
ラムメモリ４をアクセスする場合には、データレジスタ
６より奇数番地のデータ送出後マイクロプログラムメモ
リ４をアクセスする。
また、マイクロプログラムメモリ４をアクセス後、偶数
番地より偶数番地へのジャンプによりマイクロプログラ
ムメモリ５をアクセスする場合には、最初のアクセスの
途中でアドレスデータが変化するためアドレスレジスタ
３によりアドレスデータを保持し、連続してアクセスさ
れる奇数番地のデータを禁止して次に偶数番地がアクセ
スされる奇数番地のデータを禁止して次に偶数番地がア
クセスされる。
番地より偶数番地へのジャンプによりマイクロプログラ
ムメモリ５をアクセスする場合には、最初のアクセスの
途中でアドレスデータが変化するためアドレスレジスタ
３によりアドレスデータを保持し、連続してアクセスさ
れる奇数番地のデータを禁止して次に偶数番地がアクセ
スされる奇数番地のデータを禁止して次に偶数番地がア
クセスされる。
以上説明したように本発明は、連続アドレスを偶数番地
と奇数番地とに分配したそれぞれ独立した２つのマイク
ロプログラムメモリ及びアドレスデータの最下位ビット
を２つのマイクロプログラムメモリの制御信号とする制
御回路を持つことにより、マイクロプロセッサ内のサイ
クルタイムで外部マイクロプログラムメモリをアクセス
できる効果がある。
と奇数番地とに分配したそれぞれ独立した２つのマイク
ロプログラムメモリ及びアドレスデータの最下位ビット
を２つのマイクロプログラムメモリの制御信号とする制
御回路を持つことにより、マイクロプロセッサ内のサイ
クルタイムで外部マイクロプログラムメモリをアクセス
できる効果がある。
第１図は本発明のデータ処理装置の一実施例の要部回路
図、第２図は各マイクロプログラムメモリ４．５のアド
レスを示す図である。 １・・・・・・アドレスバス。 ２・・・・・・マイクロプログラムメモリ制御信号。 ３・・・・・・アドレスレジスタ。 ４・・・・・・マイクロプログラムメモリ（偶数番地）
５・・・・・・マイクロプログラムメモリ（奇数番地）
６・・・・・・データレジスタ。 ７・・・・・・マイクロプログラムメモリ制御信号。 ８・・・・・・データバス。 ９．１０，１１．１２・・・・・・アンドゲート。 代 理 人 弁理士 内 原 １・ ′１Ｊ゛・
・〜〕
図、第２図は各マイクロプログラムメモリ４．５のアド
レスを示す図である。 １・・・・・・アドレスバス。 ２・・・・・・マイクロプログラムメモリ制御信号。 ３・・・・・・アドレスレジスタ。 ４・・・・・・マイクロプログラムメモリ（偶数番地）
５・・・・・・マイクロプログラムメモリ（奇数番地）
６・・・・・・データレジスタ。 ７・・・・・・マイクロプログラムメモリ制御信号。 ８・・・・・・データバス。 ９．１０，１１．１２・・・・・・アンドゲート。 代 理 人 弁理士 内 原 １・ ′１Ｊ゛・
・〜〕
Claims (1)
- 【特許請求の範囲】 マイクロプログラムメモリを外部に持ち、マイクロプロ
グラムにより制御されるマイクロプロセッサを用いたデ
ータ処理装置において、 前記マイクロプログラムメモリは、マイクロプログラム
を偶数番地と奇数番地とに分割したそれぞれを記憶する
第１、第２のマイクロプログラムメモリからなり、 第１、第２のマイクロプログラムメモリの一方から読出
されたデータを保持するデータレジスタと、 アドレスバス上のマイクロプログラムアドレスの最下位
ビットにより制御され、第１、第２のマイクロプログラ
ムメモリの一方が保持するマイクロプログラムの番地の
偶数／奇数がアドレスバス上のマイクロプログラムアド
レスの偶数／奇数と一致する場合にはデータレジスタの
データを、一致しない場合には第１、第２のマイクロプ
ログラムメモリの他方から読出されたデータをデータバ
スに出力するデータ選択回路とを含むことを特徴とする
データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042986A JPS62168235A (ja) | 1986-01-20 | 1986-01-20 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042986A JPS62168235A (ja) | 1986-01-20 | 1986-01-20 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62168235A true JPS62168235A (ja) | 1987-07-24 |
Family
ID=11749910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1042986A Pending JPS62168235A (ja) | 1986-01-20 | 1986-01-20 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62168235A (ja) |
-
1986
- 1986-01-20 JP JP1042986A patent/JPS62168235A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0248931B2 (ja) | ||
| KR840001728A (ko) | 마이크로 프로세서 | |
| JPS6041769B2 (ja) | アドレス指定方式 | |
| JPS6137654B2 (ja) | ||
| JPS62168235A (ja) | デ−タ処理装置 | |
| JPH0795269B2 (ja) | 命令コードのデコード装置 | |
| JP2504974B2 (ja) | シ−ケンサの高速演算処理方式 | |
| JP3001547B1 (ja) | インサーキットエミュレータ | |
| JPH01273132A (ja) | マイクロプロセッサ | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPS6221129B2 (ja) | ||
| JPH0365727A (ja) | マイクロプログラム格納方式 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPS6091461A (ja) | マイクロプロセツサのデ−タアドレス空間拡張装置 | |
| JPS5932819B2 (ja) | アドレス制御装置 | |
| JPH02116077A (ja) | 論理合成機能付メモリ | |
| JPH02153444A (ja) | メモリ制御回路 | |
| JPH0619737B2 (ja) | メモリアクセス装置 | |
| JPH05197612A (ja) | データ・アクセス回路 | |
| JPH01137346A (ja) | メモリ選択切換装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS5932044A (ja) | 多重マイクロプログラム制御装置 | |
| JPH0792902A (ja) | プログラマブルコントローラ | |
| JPS59225450A (ja) | マイクロプログラム制御装置 | |
| JPH0652044A (ja) | マイクロプロセッサ |