JPS62168235A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS62168235A
JPS62168235A JP1042986A JP1042986A JPS62168235A JP S62168235 A JPS62168235 A JP S62168235A JP 1042986 A JP1042986 A JP 1042986A JP 1042986 A JP1042986 A JP 1042986A JP S62168235 A JPS62168235 A JP S62168235A
Authority
JP
Japan
Prior art keywords
microprogram
address
data
memory
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1042986A
Other languages
English (en)
Inventor
Akira Sekiguchi
章 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1042986A priority Critical patent/JPS62168235A/ja
Publication of JPS62168235A publication Critical patent/JPS62168235A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラムメモリを外部に持ち、マ
イクロプログラムにより制御されるマイクロプロセッサ
を用いたデータ処理装置に関1゛−る。
〔従来の技術〕
従来、この種のデータ処理装置では、外部メモリのアク
セスタイムはマイクロプロセッサの演算クロックサイク
ルと比べ大きくなるのが一般的であり、複数の演算クロ
ックサイクルを用いて外部マイクロプログラムメモリを
アクセスするか、マイクロプログラムメモリを複数個設
け、メモリ間でインタリーブ動作させるマイクロプログ
ラムメモリアクセスス方式が知られている。
〔発明が解決しようとする問題点〕
上述した従来のマイクロプログラムメモリアクセス方式
では、マイクロプログラムメモリのアクセスタイムがマ
イクロプロセッサ内の複数回の演算クロンクサイクルタ
イムとなるため、マイクロプロセッサの処理時間が遅く
なり、またインタリーブ動作とした場合でもジャンプ命
令実行時において複数回の演算クロックサイクルタイム
を必要とするとともにインタリーブ制御に複雑な制御回
路を必要とする欠点がある。
〔問題点を解決するための手段〕
本発明のデータ処理装置は、マイクロプログラムメモリ
は、マイクロプログラムを偶数番地と奇数番地とに分割
してそれぞれ記憶する第1.第2のマイクロプログラム
メモリからなり、第1.第2のマイクロプログラムメモ
リの一方から読出されたデータを保持するデータレジス
タと、アドレスバス上のマイクロプログラムアドレスの
最下位ビットにより制御され、第1.第2のマイクロプ
ログラムメモリの一方が保持するマイクロプログラムの
番地の偶数/奇数がアドレスバス上のマイクロプログラ
ムアドレスの偶数/奇数と一致する場合にはデータレジ
スタのデータを、一致しない場合には′:JJ1.第2
のマイクロプログラムメモリの他方から読出されたデー
タをデータバスに出力するデータ選択回路とを含むこと
を特徴とする。
〔実施例〕
次に1本発明の実施例について図面を参照して説明する
第1図は本発明のデータ処理装置の一実施例の要部の回
路図、第2図は第1図中のマイクロプログラムメモリ4
とマイクロプログラムメモリ5に分配されているマイク
ロプログラムのアドレスを示す図である。
マイクロプログラムの偶数番地(0番地、2番地、・・
・、2M−2番地)の内容はマイクロプログラムメモリ
4の0番地、2番地、・・・、2M−2番地にそれぞれ
格納され、奇数番地(1番地、3番地、・・・2M−1
番地)の内容はマイクロプログラムメモリ5の1番地、
3番地、・・・、2M−1番地にそれぞれ格納されてい
る(第2図参照)。アドレスレジスタ3にはアドレスバ
スl上のマイクロプログラムアドレスが保持される。ア
ンドゲート9.10はアドレス選択回路を構成し、マイ
クロプログラムメモリ制御信号2(マイクロプログラム
アドレスの最下位ビット)力げ0”のとき、すなわち偶
数アドレスのときアドレスバス1上のマイクロプログラ
ムアドレスを、′l”のとき、すなわち奇数アドレスの
ときアドレスレジスタ3に保持されているマイクロプロ
グラムアドレスをマイクロプログラムメモリ4に出力す
る。データレジスタ6はマイクロプログラムメモリ5か
ら読出されたデータを保持する。アンドゲート11,1
2はデータ選択回路を構成し、マイクロプログラムメモ
リ制御信号7(マイクロプログラムアドレスの最下位ビ
ット)が”0”のとき、すなわち偶数アドレスのときマ
イクロプログラムメモリ4から読出されたデータを、“
どのときデータレジスタ6に保持されているデータをデ
ータバス8上に出力する。
次に、本実施例の動作を説明する。
マイクロプログラムメモリ4に格納されている0番地よ
り連続したアドレスをアクセスする場合は、マイクロプ
ロセッサからのアドレスデータは、最下位ビットを除き
アドレスバス1を介しマイクロプログラムメモリ4およ
びマイクロプログラムメモリ5に供給される。このとき
0番地のデータはマイクロプログラムメモリ制御信号7
によるアンドゲート11を介し送出され、その後データ
レジスタ6に格納された1番地のデータがアンドゲート
12を介しデータバス8に送出される。
マイクロプログラムのジャンプ命令によりマイクロプロ
グラムメモリ5より不連続なアドレスのマイクロプログ
ラムメモリ4をアクセスする場合には、データレジスタ
6より奇数番地のデータ送出後マイクロプログラムメモ
リ4をアクセスする。
また、マイクロプログラムメモリ4をアクセス後、偶数
番地より偶数番地へのジャンプによりマイクロプログラ
ムメモリ5をアクセスする場合には、最初のアクセスの
途中でアドレスデータが変化するためアドレスレジスタ
3によりアドレスデータを保持し、連続してアクセスさ
れる奇数番地のデータを禁止して次に偶数番地がアクセ
スされる奇数番地のデータを禁止して次に偶数番地がア
クセスされる。
〔発明の効果〕
以上説明したように本発明は、連続アドレスを偶数番地
と奇数番地とに分配したそれぞれ独立した2つのマイク
ロプログラムメモリ及びアドレスデータの最下位ビット
を2つのマイクロプログラムメモリの制御信号とする制
御回路を持つことにより、マイクロプロセッサ内のサイ
クルタイムで外部マイクロプログラムメモリをアクセス
できる効果がある。
【図面の簡単な説明】
第1図は本発明のデータ処理装置の一実施例の要部回路
図、第2図は各マイクロプログラムメモリ4.5のアド
レスを示す図である。 1・・・・・・アドレスバス。 2・・・・・・マイクロプログラムメモリ制御信号。 3・・・・・・アドレスレジスタ。 4・・・・・・マイクロプログラムメモリ(偶数番地)
5・・・・・・マイクロプログラムメモリ(奇数番地)
6・・・・・・データレジスタ。 7・・・・・・マイクロプログラムメモリ制御信号。 8・・・・・・データバス。 9.10,11.12・・・・・・アンドゲート。 代 理 人  弁理士 内 原   1・ ′1J゛・
・〜〕

Claims (1)

  1. 【特許請求の範囲】 マイクロプログラムメモリを外部に持ち、マイクロプロ
    グラムにより制御されるマイクロプロセッサを用いたデ
    ータ処理装置において、 前記マイクロプログラムメモリは、マイクロプログラム
    を偶数番地と奇数番地とに分割したそれぞれを記憶する
    第1、第2のマイクロプログラムメモリからなり、 第1、第2のマイクロプログラムメモリの一方から読出
    されたデータを保持するデータレジスタと、 アドレスバス上のマイクロプログラムアドレスの最下位
    ビットにより制御され、第1、第2のマイクロプログラ
    ムメモリの一方が保持するマイクロプログラムの番地の
    偶数/奇数がアドレスバス上のマイクロプログラムアド
    レスの偶数/奇数と一致する場合にはデータレジスタの
    データを、一致しない場合には第1、第2のマイクロプ
    ログラムメモリの他方から読出されたデータをデータバ
    スに出力するデータ選択回路とを含むことを特徴とする
    データ処理装置。
JP1042986A 1986-01-20 1986-01-20 デ−タ処理装置 Pending JPS62168235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1042986A JPS62168235A (ja) 1986-01-20 1986-01-20 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1042986A JPS62168235A (ja) 1986-01-20 1986-01-20 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS62168235A true JPS62168235A (ja) 1987-07-24

Family

ID=11749910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1042986A Pending JPS62168235A (ja) 1986-01-20 1986-01-20 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS62168235A (ja)

Similar Documents

Publication Publication Date Title
JPH0248931B2 (ja)
KR840001728A (ko) 마이크로 프로세서
JPS6041769B2 (ja) アドレス指定方式
JPS6137654B2 (ja)
JPS62168235A (ja) デ−タ処理装置
JPH0795269B2 (ja) 命令コードのデコード装置
JP2504974B2 (ja) シ−ケンサの高速演算処理方式
JP3001547B1 (ja) インサーキットエミュレータ
JPH01273132A (ja) マイクロプロセッサ
JPS60225253A (ja) 情報処理装置
JPS6221129B2 (ja)
JPH0365727A (ja) マイクロプログラム格納方式
JPS61161560A (ja) メモリ装置
JPS6091461A (ja) マイクロプロセツサのデ−タアドレス空間拡張装置
JPS5932819B2 (ja) アドレス制御装置
JPH02116077A (ja) 論理合成機能付メモリ
JPH02153444A (ja) メモリ制御回路
JPH0619737B2 (ja) メモリアクセス装置
JPH05197612A (ja) データ・アクセス回路
JPS6028014B2 (ja) マイクロプロセツサ
JPS5932044A (ja) 多重マイクロプログラム制御装置
JPH0792902A (ja) プログラマブルコントローラ
JPS59225450A (ja) マイクロプログラム制御装置
JPH0652044A (ja) マイクロプロセッサ
JPS6319039A (ja) 制御記憶装置