KR940027152A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR940027152A
KR940027152A KR1019940010751A KR19940010751A KR940027152A KR 940027152 A KR940027152 A KR 940027152A KR 1019940010751 A KR1019940010751 A KR 1019940010751A KR 19940010751 A KR19940010751 A KR 19940010751A KR 940027152 A KR940027152 A KR 940027152A
Authority
KR
South Korea
Prior art keywords
semiconductor memory
decode
decoded signal
memory device
counters
Prior art date
Application number
KR1019940010751A
Other languages
English (en)
Other versions
KR0145163B1 (ko
Inventor
나오유키 미네
다쯔오 이카와
Original Assignee
사또오 후미오
가부시기가이샤 도시바
오카모토 세이시
도시바 마이크로 일렉트로닉스 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바, 오카모토 세이시, 도시바 마이크로 일렉트로닉스 가부시기가이샤 filed Critical 사또오 후미오
Publication of KR940027152A publication Critical patent/KR940027152A/ko
Application granted granted Critical
Publication of KR0145163B1 publication Critical patent/KR0145163B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 칩면적의 축소, 액세스 속도의 향상, 소비전류의 저감 및 오동작의 발생 방지를 달성할 수 있는 반도체 기억 장치를 제공하는 것으로 복수의 선택선에 접속된 메모리 셀을 시리얼 액세스하는 출력 포트를 지니는 반도체 기억 장치이고, 초기값을 부여받아 카운트업하여 복수의 카운터 어드레스 신호를 생성하고, 이 카운터의 어드레스 신호를 디코드하여 제1의 디코드 신호를 출력하는 복수의 디코드 카운터와, 상기 디코드 카운터로부터 각각 출력된 상기 제1의 디코드 신호를 부여받아 디코드하고, 상기 선택선의 어느 하나를 선택하는 P2의 디코드 신호를 출력하는 시리얼 디코더를 구비한다.

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 의한 반도체 기억 장치의 구성을 나타낸 회로도, 제2도는 동 반도체 기억 장치에 있어서의 디코드 카운터의 구성을 나타낸 회로도, 제3도는 동 반도체 기억 장치에 있어서 시리얼 디코더의 구성을 나타낸 회로도.

Claims (1)

  1. 복수의 선택선에 접속된 메모리 셀을 시리얼 액세스 하는 출력 포트를 지니는 반도체 기억 장치에 있어서, 초기값을 부여받아 카운트업하여 복수의 카운터 어드레스 신호를 생성하고, 이 카운터의 어드레스 신호를 디코드하여 제1의 디코드 신호를 출력하는 복수의 디코드 카운터(11a-11d)와, 상기 디코드 카운터로부터 각각 출력된 상기 제1의 디코드 신호를 부여받아 디코드하고, 상기 선택선의 어느 하나를 선택하는 제2의 디코드 신호를 출력하는 시리얼 디코더(12a-12m)를 구비한 것을 특징으로 하는 반도 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940010751A 1993-05-19 1994-05-17 반도체 기억 장치 KR0145163B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5117300A JPH06333384A (ja) 1993-05-19 1993-05-19 半導体記憶装置
JP93-117300 1993-05-19

Publications (2)

Publication Number Publication Date
KR940027152A true KR940027152A (ko) 1994-12-10
KR0145163B1 KR0145163B1 (ko) 1998-08-17

Family

ID=14708344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010751A KR0145163B1 (ko) 1993-05-19 1994-05-17 반도체 기억 장치

Country Status (3)

Country Link
US (1) US5452255A (ko)
JP (1) JPH06333384A (ko)
KR (1) KR0145163B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468675B1 (ko) * 1997-07-25 2005-03-16 삼성전자주식회사 스태틱램자기테스트회로의어드레스발생기및어드레스발생방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7421563B2 (en) 2005-08-23 2008-09-02 Oc Applications Research Llc Hashing and serial decoding techniques

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042014A (en) * 1987-05-21 1991-08-20 Texas Instruments Incorporated Dual-port memory having pipelined serial output
DE68919404T2 (de) * 1988-09-20 1995-03-30 Fujitsu Ltd Halbleiterspeicher mit Serieneingang/Serienausgang.
US5260905A (en) * 1990-09-03 1993-11-09 Matsushita Electric Industrial Co., Ltd. Multi-port memory
JP2549209B2 (ja) * 1991-01-23 1996-10-30 株式会社東芝 半導体記憶装置
US5311468A (en) * 1991-03-21 1994-05-10 Texas Instruments Incorporated Random access memory with a serial register arranged for quick access of a second bit from an arbitrary address

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468675B1 (ko) * 1997-07-25 2005-03-16 삼성전자주식회사 스태틱램자기테스트회로의어드레스발생기및어드레스발생방법

Also Published As

Publication number Publication date
KR0145163B1 (ko) 1998-08-17
JPH06333384A (ja) 1994-12-02
US5452255A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
KR850003610A (ko) 반도체 메모리 장치
KR960043187A (ko) 반도체장치
KR860003556A (ko) 인터럽트 제어 시스템
KR890008822A (ko) 반도체메모리
KR850000793A (ko) 반도체(rom)
KR880009373A (ko) 반도체 기억장치
KR970029097A (ko) 인터럽트 발생회로
KR920020493A (ko) 반도체 기억장치
KR910006994A (ko) 센스 앰프회로
KR840001410A (ko) 프로그램 가능 논리장치
KR940027152A (ko) 반도체 기억 장치
KR900002307A (ko) 다이나믹·랜덤·액세스·메모리
KR900002305A (ko) 반도체 기억장치
KR910014940A (ko) 반도체 기억장치
KR860006875A (ko) 반도체 장치
US5077495A (en) Row decoder for a semiconductor memory device with fast turn-off
KR920022286A (ko) 고속의 어드레스버스 및 선택적인 전원 제어회로를 구비한 반도체 메모리장치
KR980006890A (ko) 싱크 워드 검출회로
KR100557538B1 (ko) 싱크로너스 디램의 명령 디코딩 장치
KR920003769A (ko) 서라운드 제어회로
KR850007149A (ko) 어드레스천이 검지회로
KR960001999A (ko) 메모리 뱅크 선택회로
KR970051149A (ko) 이중 워드라인 구조를 갖는 반도체 메모리장치
KR940012390A (ko) 어드레스 디코딩회로
KR920000069A (ko) 병렬, 직렬 출력 변환기능을 내장하는 메모리 ic

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee