KR960008902Y1 - 퍼스널 컴퓨터의 메모리 확장회로 - Google Patents

퍼스널 컴퓨터의 메모리 확장회로 Download PDF

Info

Publication number
KR960008902Y1
KR960008902Y1 KR2019910006319U KR910006319U KR960008902Y1 KR 960008902 Y1 KR960008902 Y1 KR 960008902Y1 KR 2019910006319 U KR2019910006319 U KR 2019910006319U KR 910006319 U KR910006319 U KR 910006319U KR 960008902 Y1 KR960008902 Y1 KR 960008902Y1
Authority
KR
South Korea
Prior art keywords
address
input
addresses
memory
output
Prior art date
Application number
KR2019910006319U
Other languages
English (en)
Other versions
KR920021969U (ko
Inventor
김홍태
Original Assignee
엘지전자 주식회사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 이헌조 filed Critical 엘지전자 주식회사
Priority to KR2019910006319U priority Critical patent/KR960008902Y1/ko
Publication of KR920021969U publication Critical patent/KR920021969U/ko
Application granted granted Critical
Publication of KR960008902Y1 publication Critical patent/KR960008902Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

퍼스널 컴퓨터의 메모리 확장회로
제1도는 286도는 386SX시피유의 실제 어드레스 영역을 보여주는 설명도.
제2도는 본 고안 퍼스널 컴퓨터의 메모리 확장회로의 블록도.
제3도는 제2도에 따른 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 씨피유 20 : 어드레스 검출부
30 : 입/출력어드레스 디코더 40 : 어드레스 래치부
50 : 어드레스 멀티플렉서
본 고안은 퍼스널 컴퓨터(PC)의 메모리 확장에 관한 것으로, 특히 1MB이상의 어드레스를 액세스할 수 있도록 어드레스 변형장치를 구비하여 메모리의 사용을 확장하도록 한 메모리 확장회로에 관한 것이다.
종래 퍼스널 컴퓨터(PC)에 있어서 씨피유(CPU)의 실제 어드레스 모드에서 메모리의 사용한계가 1MB밖에 되지 않아서 종래 하드웨어 확장 메모리 지원 시스템에서는 칩 내부에서 이와 관련된 소프트웨어 구동에 의해 확장메모리를 지원하였고, 하드웨어 확장 메모리를 지원하지 못하는 시스템에서는 MS-DOS등과 같은 소프트웨어에서 제공하는 소프트웨어 확장 메모리 시스템 구동을 사용하여 메모리의 확장사용을 지원했었다.
그러나 종래의 시스템에서 하드웨어의 확장 메모리 시스템 또는 소프트웨어의 확장메모리 시스템을 필요로하는 경우 새로운 논리회로를 메모리 어댑터 카드에서 추가해야 하는 문제점이 있다.
따라서, 본 고안은 씨피유에 의해 제한되는 메모리의 영역을 운영체계(OS)나 기타 소프트웨어에 의해 제어되지 않고 간단한 회로와 명령으로 메모리를 확장하여 사용할 수 있도록 안출한 것으로, 첨부된 도면에 의하여 설명하면 다음과 같다.
제1도에 도시한 바와같이 씨피유의 어드레스 영역은 6MB이며 실제 사용한계로 1MB까지만 액세스가 가능하며, !MB이상의 어드레스를 액세스하기 위해서는 어드레스 변환 논리회로가 필요하고, 메모리의 확장을 위해 임의로 설정한 어드레스 원도우(-DEEEh)를 사용할 것인가 사용하지 않을 것인가를 예를들어 설명한다.
본 고안 퍼스널 컴퓨터의 메모리 확장회로는, 제2도에 도시한 바와같이, 메모리를 확장하여 사용하고자 할 때의 상위 어드레스(A16~A23)를 생성하여 발생함과 아울러 입출력포트를 설정하여 라이트하고자 하는 1MB이상의 입/출력 어드레스를 발생하는 씨피유(10)와; 설정된 입출력포트를 통하여 입력되는 입/출력 어드레스를 디코딩하여 얻은 데이터(D0~D7)를 출력하는 입/출력 어드레스 디코더(30)와; 상기 입/출력 어드레스 디코더(30)로부터 발생되는 데이터에 대응하는 1MB이상의 어드레스 세그먼트의 시작 어드레스를 래치하는 어드레스 래치부(40)와; 상기 씨피유(10)에서 생성된 상위 어드레스(A16~A23)과 어드레스 래치부(40)에 래치된 래치 어드레스(LA16~LA23)를 입력되는 제어신호에 따라 선택하고 이를 시스템 어드레스(SA16~SA23)로 하여 실제 시스템으로 출력하는 어드레스 멀티플렉서(50)와; 상기 씨피유(10)가 입의로 설정한 원도우 영역을 액세스하는가를 검출하고 그 검출 여부에따라 상기 어드레스 멀티플렉서(50)를 적절히 제어하는 신호를 출력하는 어드레스 검출부(20)로 구성한다.
이와같이 구성된 본 고안의 동작 및 작용효과에 대하여 제2도 및 제3도에 의거하여 상세히 설명하면 다음과 같다.
먼저, 윈도우의-DFFFFh 영역에 메모리 확장을 위한 영역으로 사용할 것인가는 점프스위치(JP1)로 결정하는데, 점프스위치(JP1)가 온(on)상태이면, 사용 오프(off)상태이면 사용하지 않는 것으로 한다.
이때 점프스위치(JP1)가 온되어 확장 메모리를 사용하려고 하면, 씨피유(10)는 1MB이상의 64KB 단위의 어드레스 세그먼트의 시작 어드레스를 지정된 입출력포트를 통하여 출력하게 되면, 이를 입/출력어드레스 디코더(30)가 입력받아 액티브된 출력포트선택신호와 함께 노아링하여 어드레스 레치부(40)의 클력단자(CLK)로 전달된다.
이때 라이트하는 오루 바이트 데이터 즉, 1NB이상의 어드레스 세그먼트의 시작 어드레스가 래치된다.
이후에 원도우의 메모리 어드레스(-DFFFFh)에 메모리 동작을 하게 되면, 어드레스 검출부(20)의 노아게이트(NOR1)와 인버터 및 낸드게이트(NAND1)를 통하여 논리조합되어 선택신호가 로우(LOW)로 액티브되어 오아게이트(OR1)로 입력된다.
이때 상기 오아게이트(OR1)의 다른 입력단으로 입력되는 인에이블신호를 입력받아 오아링하는데, 여기서 상기 인에이블신호는 점프스위치(JP1)가 온됨에 따라 오우상태이므로 상기 오아게이트(OR1)를 통해 오아링된 로우신호는 어드레스 멀티플렉서(JP1)가 온됨에 따라 로우상태이므로 상기 오아게이트(OR1)를 통해 오아링된 로우신호는 어드레스 멀티플렉서(50)의 메모리(50b)의 입력단자로 인가되고, 다시 인버터(11)를 통해 하이상태로 액티브된 신호는 메모리(50a)의 인에이블단자로 인가된다.
그러면, 상기 어드레스 멀티플레서(50)는 씨피유(10)로부터 생성된 상위 어드레스(A16~A23)과 어드레스 레치부에(40)에 래치되어 있는 어드레스(LA16~LA23)중 어드레스 래치부(4)에서 나오는 어드레스(LA16~LA23)선택하여 시스템 어드레스(SA16~SA23)로 하여 시스템으로 전달하게 된다.
그리고, 상기 씨피유(10)의 어드레스가 원도우 이외의 역역을 액세스하게 되면 어드레스 검출부(20)를 통하여 선택된 선택신호가 인액티브상태의 하이신호가 되어 씨피유(10)로부터 생성된 상위 어드레스(A16~A23)가 시스템 어드레스(SA16~SA23)로 되어 시스템으로 전달하게 된다.
또한, 확장메모리의 액세스 위치를 바꾸려면 어드레스 래치부(40)에 또 다른 어드레스 값을 래치하여 두면된다.
이상에서 설명한 바와같이 본 고안은 하드웨어로 지원되지 않는 시스템에서 보다 넓은 메모리 확장을 위하여 회로를 구현하여 사용할 수 있도록 함으로써 보다 용이하도록 한 효과가 있다.

Claims (1)

  1. 메모리를 확장하여 사용하고자 할 때의 상위 어드레스(A16~A23)를 생성하여 발생함과 아울러 입출력포트를 설정하여 라이트하고자 하는 1MB이상의 입/출력 어드레스를 발생하는 씨피유(10)와; 설정된 입출력포트를 통하여 입력되는 입/출력 어드레스를 디코딩하여 얻은 데이터(D0~D7)를 출력하는 입/출력 어드레스 디코더(30)와; 상기 입/출력 어드레스 디코더(30)로부터 발생되는 데이터에 대응하는 1MB이상의 어드레스 세그먼트의 시작 어드레스를 래치하는 어드레스 래치부(40)와; 상기 씨피유(10)에서 생성된 상위 어드레스(A16~A23)과 어드레스 래치부(40)에 래치된 래치 어드레스(LA16~LA23)를 입력되는 제어신호에 따라 선택하고 이를 시스템 어드레스(SA16~SA23)로 하여 실제 시스템으로 출력하는 어드레스 멀티플렉서(50)와; 상기 씨피유(10)가 입의로 설정한 원도우 영역을 액세스하는가를 검출하고 그 검출 여부에따라 상기 어드레스 멀티플렉서(50)를 적절히 제어하는 신호를 출력하는 어드레스 검출부(20)로 구성됨을 특징으로 하는 퍼스널 컴퓨터의 메모리 확정회로.
KR2019910006319U 1991-05-03 1991-05-03 퍼스널 컴퓨터의 메모리 확장회로 KR960008902Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910006319U KR960008902Y1 (ko) 1991-05-03 1991-05-03 퍼스널 컴퓨터의 메모리 확장회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910006319U KR960008902Y1 (ko) 1991-05-03 1991-05-03 퍼스널 컴퓨터의 메모리 확장회로

Publications (2)

Publication Number Publication Date
KR920021969U KR920021969U (ko) 1992-12-19
KR960008902Y1 true KR960008902Y1 (ko) 1996-10-10

Family

ID=19313477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910006319U KR960008902Y1 (ko) 1991-05-03 1991-05-03 퍼스널 컴퓨터의 메모리 확장회로

Country Status (1)

Country Link
KR (1) KR960008902Y1 (ko)

Also Published As

Publication number Publication date
KR920021969U (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
EP0948768B1 (en) System for facilitating data i/o between usb input device and non-usb cognition application
JP2573566B2 (ja) バスコンバータ
KR100388735B1 (ko) 핀-총수가 적은 버스 상에서의 메모리 트랜잭션
US5642489A (en) Bridge between two buses of a computer system with a direct memory access controller with accessible registers to support power management
JP2608532B2 (ja) コンピュータシステムにおけるユーザ入力デバイス存在のエミュレート方法
US5634079A (en) System for providing for a parallel port with standard signals and a flash recovery mode with second predetermined signals redefining parallel port with alternate functions
KR960025077A (ko) 엑스 터미널에서의 피시엠시아이에이 카드 제어기 접속 장치
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR960008902Y1 (ko) 퍼스널 컴퓨터의 메모리 확장회로
KR0147703B1 (ko) 피씨아이 버스에서 플러그/플레이를 위한 배치회로
EP0575171B1 (en) Enhanced system management method and apparatus
KR970076214A (ko) 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법
KR970059914A (ko) 플래시 메모리 시스템
KR100242462B1 (ko) 인덱싱 매카니즘을 이용한 입/출력 어드레스 매핑장치
KR0143317B1 (ko) 양방향 액세스 가능한 대용량 메모리 장치
KR910008411B1 (ko) 중앙처리장치의 메모리 확장장치
KR100575608B1 (ko) 버스 제어회로
KR930004906Y1 (ko) 확장메모리의 주소지정시스템
KR970000140Y1 (ko) Rtc 인터페이스 회로
KR920003479Y1 (ko) 퍼스널 컴퓨터의 그래픽 카드의 데이타 전송회로
KR0146201B1 (ko) 데이타 입출력 제어 회로
JPH02189627A (ja) データメモリのアクセス回路
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
JPH0635795A (ja) パーソナルコンピュータのオプションカード
KR20000002095A (ko) 산업용 컨트롤러의 옵션 카드 확장 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20031001

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee