KR930011283A - 단일 다결정 실리콘을 이용한 고속 바이폴라소자 제조방법 - Google Patents
단일 다결정 실리콘을 이용한 고속 바이폴라소자 제조방법 Download PDFInfo
- Publication number
- KR930011283A KR930011283A KR1019910021084A KR910021084A KR930011283A KR 930011283 A KR930011283 A KR 930011283A KR 1019910021084 A KR1019910021084 A KR 1019910021084A KR 910021084 A KR910021084 A KR 910021084A KR 930011283 A KR930011283 A KR 930011283A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- base
- polycrystalline silicon
- film
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract 26
- 238000000034 method Methods 0.000 title claims abstract 11
- 229920005591 polysilicon Polymers 0.000 claims abstract 14
- 238000001312 dry etching Methods 0.000 claims abstract 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract 6
- 229910052796 boron Inorganic materials 0.000 claims abstract 5
- 238000002955 isolation Methods 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000005468 ion implantation Methods 0.000 claims abstract 3
- 150000004767 nitrides Chemical class 0.000 claims 8
- 238000000151 deposition Methods 0.000 claims 3
- 238000010438 heat treatment Methods 0.000 claims 3
- 229910052785 arsenic Inorganic materials 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims 1
- 229910002796 Si–Al Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910017604 nitric acid Inorganic materials 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 238000009826 distribution Methods 0.000 abstract 1
- 230000010365 information processing Effects 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 컴퓨터, 통신기기 및 고속정보처리시스템에서 필요로하는 고속바이폴라소자의 제조방법에 관한 것으로서, 종래에는 에미티-베이스 다결정실리콘전극간의 격리를 위한 측벽산화막을 소자의 활성영역안쪽에 정의함으로써, 서브미크론의 에미터선폭을 쉽게 실현할 수 있으나, 두가지의 중요한 단점을 가진다.
첫째, P+다결정실리콘의 선택적 건식시각을 위한 P+다결정 실리콘의 열적산화막 성장시, 붕소(boron)의 역확산에 의한 베이스 접합깊이의 불균일성, 즉 비활성 및 활성 베이스영역을 형성하기 위한 P+불순물의 동시주입으로 베이스의 접합깊이 및 불순물분포의 제어가 어렵다.
둘째, 소자의 전체크기를 결정짓 P+다결정실리콘의 선행정의는 에미터-베이스 및 베이스-콜렉터간이 격리를 위한 P+다결정실리콘의 건식식각시, 식각의 종점결정을 어렵게 한다.
이러한 단점들을 소자제조공정상이 신뢰도를 떨어뜨리는 결과를 초래한다.
본 발명은 소자의 비활성베이스 다결정실리콘 전극을 활성베이스영역과 구분하여 BSG산화막으로 부터 붕소(boron)를 도핑하고 활성베이스영역은 차후 이온주입으로 조절함으로써 불순물농도 및 접합깊이의 제어가 용이하고, 또한 에미터-베이스 격리구간의 건식식각시 넓은 필드 산화막영역이 노출되므로써 건식식각의 종점조정이 용이하게 하여, 바이폴라소자의 전기적특성의 균질화와 공정신뢰도 및 소자성능을 향상시키도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의해 완성된 바이폴라 소자의 단면도.
제3도의 (a)에서 (g)는 본 발명에 의해 완성된 바이폴라소자의 제조공정도.
Claims (4)
- 에미터, 베이스 및 콜렉터의 접점이 되는 다결정실리콘막(1)을 625℃에서 증착한후 다결정실리콘막(1)위에 BSG 산화막(4), 질화막(3), 그리고 다결정실리콘막(4)을 LPCVD 방법으로 차례로 도프하는 제1공정과, 다결정실리콘막(1)이 노출될때까지 다결정실리콘(4), 질화막(3) 및 BSG산화막(2)들을 비등방성건식식각한 후 웨이퍼전면에 질화막을 재도프한 다음 전체적으로 질화막을 비등방성 건식시각하면 측벽질화막(5)을 남계하는 제2공정과, 트랜지스터의 전체적인 면적을 감광막으로 덮고 필드 산화막(19)영역에 있는 다결정실리콘위의 산화막을 습식식각하는 제3공정과, 트랜치격리구역인 다결정실리콘의 선택적 건식식각공정과 활성 및 비활성베이스접합(14),(12) 간의 연결층(11)을 형성하는 제4공정과, 에미터, 베이스 및 콜렉터의 다결정실리콘전극(7),(8),(9)들을 격리하기 위하여 증착산화막(13)을 채운후 접점 형성을 위한 붕소(BF2)의 이온주입 및 열처리하는 제5공정과, 트랜지스터의 에미터접합 형성을 위해 붕소(B)가 도핑된 다결정실리콘에미터(7) 및 콜렉터(9)에 고농도의 비소(AS)를 이온주입하여 열처리하는 제6공정과, 사진 및 식각공정에 의해 이활성베이스 다결정실리콘(8)영역에만 접촉개구를 뚫고 1%Si-Al을 증착한 후 에미티, 베이스 및 콜렉터금속단자(16),(17),(18)를 사진 및 식각공정으로 형상화하는 제7공정등에 의한 단일 다결정실리콘을 이용한 고속 바이폴라소자 제조방법.
- 제1항에 있어서, 측벽질화막(5) 형성후 에미터, 콜렉터 및 필드영역의 다결정실리콘(1)을 열적산화막(6)으로 성장시키고 트랜지스터의 전체크기를 정의하는 사진전사 및 산화막의 습식식각을 거쳐 측벽질화막(5)을 질산에 의해 벗긴후 트랜치영역의 다결정실리콘을 건식식각할때 필드산화막이 노출될때까지 건식식각함으로써 시각종짐의 조정이 용이하도록 한 것을 특징으로 하는 단일 다결정실리콘을 이용한 고속 바이폴라소자 제조방법.
- 제1항에 있어서, 트렌지스터의 베이스전극인 다결정실리콘(8)을 사진진사 및 건식식각에 의해 정의한 후열처리하면 BSG산화막으로부터 고농도의 붕소(B) 가 다결정실리콘전극(8)내로 도핑되게 한 것을 특징으로 하는 단일다결정실리콘을 이용한 고속 바이폴라소자 제조방법.
- 제1항에 있어서, 에미터, 베이스 및 콜렉터의 다결정실리콘 각 전극(7),(8),(9)들을 산화막으로 격리시키기위해 웨이퍼전면에 증착산화막을 도프시키고 비등방성을 건식식각할때 비활성베이스 전극(8)위의 BSG산화막(2)이 상층 질화막(3)에 의해 보호되게 한 것을 특징으로 하는 단일다결정 실리콘을 이용한 고속 바이폴라소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910021084A KR940010517B1 (ko) | 1991-11-25 | 1991-11-25 | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910021084A KR940010517B1 (ko) | 1991-11-25 | 1991-11-25 | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930011283A true KR930011283A (ko) | 1993-06-24 |
| KR940010517B1 KR940010517B1 (ko) | 1994-10-24 |
Family
ID=19323395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910021084A KR940010517B1 (ko) | 1991-11-25 | 1991-11-25 | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940010517B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456005B1 (ko) * | 2001-12-24 | 2004-11-08 | 주식회사 케이이씨 | 접합형 바이폴라 트랜지스터의 구조 및 그의 전극 제조방법 |
-
1991
- 1991-11-25 KR KR1019910021084A patent/KR940010517B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100456005B1 (ko) * | 2001-12-24 | 2004-11-08 | 주식회사 케이이씨 | 접합형 바이폴라 트랜지스터의 구조 및 그의 전극 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010517B1 (ko) | 1994-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
| US4830972A (en) | Method of manufacturing bipolar transistor | |
| JPH04283937A (ja) | 自己整合エピタキシャル・ベース・トランジスタの製造方法 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US6475848B1 (en) | Polysilicon-edge, low-power, high-frequency bipolar transistor and method of forming the transistor | |
| JPH01102961A (ja) | 側壁エミッタを有する縦型半導体装置 | |
| JP3005517B2 (ja) | 半導体装置の製造方法 | |
| KR930011283A (ko) | 단일 다결정 실리콘을 이용한 고속 바이폴라소자 제조방법 | |
| JP3107806B2 (ja) | 半導体装置の製造方法 | |
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JP2662879B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR940007657B1 (ko) | 고속 쌍극자 트랜지스터 장치의 제조방법 | |
| JPS62296560A (ja) | バイポ−ラ トランジスタ | |
| KR930009471B1 (ko) | 다결정 실리콘을 사용한 바이폴라 트랜지스터 제조방법 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR960013942B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| JPH07235547A (ja) | 半導体集積回路の製造方法 | |
| KR950000137B1 (ko) | 반도체 장치의 제조방법 | |
| KR0161200B1 (ko) | 바이폴러 트랜지스터의 제조방법 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
| KR100212157B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR960006749B1 (ko) | 수직구조 쌍극자 트랜지스터의 제조방법 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| JP2519251B2 (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031001 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |