KR930009074A - 전기적으로 삭제 가능하고 프로그램 가능한 판독 전용 메모리셀 제조방법 및 그의 레이아웃 - Google Patents

전기적으로 삭제 가능하고 프로그램 가능한 판독 전용 메모리셀 제조방법 및 그의 레이아웃 Download PDF

Info

Publication number
KR930009074A
KR930009074A KR1019920018531A KR920018531A KR930009074A KR 930009074 A KR930009074 A KR 930009074A KR 1019920018531 A KR1019920018531 A KR 1019920018531A KR 920018531 A KR920018531 A KR 920018531A KR 930009074 A KR930009074 A KR 930009074A
Authority
KR
South Korea
Prior art keywords
region
tunnel
insulator
active
floating gate
Prior art date
Application number
KR1019920018531A
Other languages
English (en)
Inventor
창 고민
케이. 쿠오 클린턴 씨
창 밍빙
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR930009074A publication Critical patent/KR930009074A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)

Abstract

EEPROM 셀(10)은 활성영역(12) 및 필드 절연체 영역(14) 양쪽에 겹쳐진 터널 개구부(28)를 갖는다. 전자가 디바이스 동작 동안 플로팅 게이트(22)를 충전 및 방전시키도록 터널 절연체(32)를 통해 터널하는 셀의 그 부분인 터널 영역은 겹쳐진 터널 개구부 및 활성영역(12)로써 규정된다. 터널 영역(30)보다 더 큰 터널 개구부(28)를 가짐에 의해 게이트 절연체926)에서 개구부를 패턴하는데 사용된 에칭 공정은 보다 쉽게 제어되고 플로팅 게이트 아래 활성 영역 지역이 감소된다. EEPRPMTPF 셀(10)DMS 절연체 에칭 공정의 한계에 의해서 보다 오히려 리소그래픽 분석 능력에 의해 크기가 제한되는 터널 영역을 갖는다. 터널 특징은 셀의 용량 결합비를 증가시키다.

Description

전기적으로 삭제 가능하고 프로그램 가능한 판독 전용 메모리셀 제조방법 및 그의 레이아웃
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 전기적으로 삭제 가능하고 프로그램 가능한 판독전용 메모리 셀의 레이아웃.
제2도는 실제 디바이스에 제조될 수 있는 셀에서 제1도의 라인 2-2에 따른 전기적으로 삭제 가능하고 프로그램 가능한 전용 메로리셀의 단면도.
제3도는 실제 디바이스에 제조될 수 있는 셀에서 제1도의 라인 3-3에 따른 전기적으로 삭제 가능하고 프로그램 가능한 판독전용 메모리 셀의 단면도.

Claims (5)

  1. 활성영역(12) 및 필드 절연체영역(14)을 포함하는 반도체 기판(11), 기판의 활성영역에 형성된 소오스 영역(18) 및 드레인 영역(16/17), 터널 주입 개구부의 겹칩(제1도에서 20)에 의해 규정된 터널 주입 영역(제2도 및 제3도에서 20) 및 기판의 활성영역, 터널 주이부 영역 및 기판의 필드 절연체 영역 양쪽에 겹쳐지는 터널 개구부(28), 활성 영역 및 터널 개구부 사이에 겹침으로써 규정된 터널 영역(30), 터널 영역에 가로놓이고 제1절연체층(26)에 의해 기판으로부터 분리된 플로팅 게이트(22), 플로팅 게이트 전극에 가로놓이고 제2절연체층(38)에 의해 플로팅 게이트 전극으로부터 분리된 제어 게이트 전극(24)과, 소오스 영역 및 터널 주입 영역 사이 기판의 활성영역에 플로팅 게이트 전극 아래에 놓인 채널 영역(23)을 포함하는 플로팅 게이트 디바이스와, 플로팅 게이트 디바이스와 직렬인 선택 트랜지스터(36, 17 및 16)FMF 포함하는 전기적으로 삭제 가능하고 프로그램 가능한 판독전용 메모리 셀.
  2. 기판 재(11)를 제공하는 단계, 기판 재의 활성영역(12) 및 필드 절연체영역(14)을 규정하는 단계, 기판재의 활성영역 내부에 터널 주입 영역(20)을 형성하는 단계, 터널 주입영역에 가로놓이고 기판 재의 활성영역상에 게이트 절연체층(26)을 형성하는 단계, 활성 영역부를 노출시키도록 터널 주입 영역에 가로놓인 게이트 절연체층부, 기판 재의 활성영역 및 필드 절연체영역 양쪽에 겹쳐진 터널 개구부(28)에 의해 규정되게 제거되는 게이트 절연체층부를 제거하는 단계, 활성영역의 노출된 부분상에 터널 절연체(32)를 형성하고, 그 터널 절연체가 터널영역(30)을 규정하는 단계와, 터널 절연체에 가로놓인 플로팅 게이트 전극(22)을 형성하는 단계를 포함하는 전기적으로 삭제 가능하고 프로그램 가능한 판독전용 메모리 셀 제조방법.
  3. 제2항에 있어서, 터널 영역 밑에 그리고 터널 주입 영역 내부에 피치 주입영역(34)을 형성하는 단계를 부가적으로 포함하는 전기적 삭제 가능하고 프로그램 가능한 판독전용 메모리 셀 제조방법.
  4. 제3항에 있어서, 터널 주입 영역을 형성 및, 피치주입 영역의 형성 모두가 이온 주입에 의해 이루어지고,터널 주입 영역이 피치주입 영역의 그것보다 더 높은 주입 투약으로 형성되는 단계를 포함하는 전기적으로 삭제 가능하고 프로그램 가능한 판독 전용 메모리 셀 제조방법.
  5. 활성영역(12), 활성 영역이 아닌 모든 영역을 둘러싸는 필드 절연체영역(14), 활성영역 및 필드절연체 영역 양쪽에 겹쳐진 플로팅 활성 영역 및 필드 절연체 영역에 겹쳐지고 플로팅 게이트 영역내부에 포함되는 터널 개구부(28)와 터널 개구부 및 활성 영역의 겹침에 의해 규정된 터널 영역(30)을 포함하는 전기적으로 삭제 가능하고 프로그램 가능한 판독 전용 메모리 셀 레이아웃.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018531A 1991-10-09 1992-10-08 전기적으로 삭제 가능하고 프로그램 가능한 판독 전용 메모리셀 제조방법 및 그의 레이아웃 KR930009074A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US773,791 1991-10-09
US07/773,791 US5273923A (en) 1991-10-09 1991-10-09 Process for fabricating an EEPROM cell having a tunnel opening which overlaps field isolation regions

Publications (1)

Publication Number Publication Date
KR930009074A true KR930009074A (ko) 1993-05-22

Family

ID=25099312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018531A KR930009074A (ko) 1991-10-09 1992-10-08 전기적으로 삭제 가능하고 프로그램 가능한 판독 전용 메모리셀 제조방법 및 그의 레이아웃

Country Status (3)

Country Link
US (1) US5273923A (ko)
JP (1) JPH05206479A (ko)
KR (1) KR930009074A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014866A (ko) * 2001-08-13 2003-02-20 주식회사 동원에프앤비 김치찌개 캔 및 그 제조방법
KR20030018129A (ko) * 2001-08-27 2003-03-06 김순자 김치찌개 통조림 및 그 가공방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1252214B (it) * 1991-12-13 1995-06-05 Sgs Thomson Microelectronics Procedimento per la definizione di porzioni di ossido sottile particolarmente per celle di memoria a sola lettura programmabili e cancellabile elettricamente.
DE69232311D1 (de) * 1992-09-30 2002-01-31 St Microelectronics Srl Herstellungsverfahren von integrierten Vorrichtungen und so hergestellte integrierte Vorrichtung
US5404037A (en) * 1994-03-17 1995-04-04 National Semiconductor Corporation EEPROM cell with the drain diffusion region self-aligned to the tunnel oxide region
US5376572A (en) * 1994-05-06 1994-12-27 United Microelectronics Corporation Method of making an electrically erasable programmable memory device with improved erase and write operation
US5516713A (en) * 1994-09-06 1996-05-14 United Microelectronics Corporation Method of making high coupling ratio NAND type flash memory
US5554551A (en) * 1994-11-23 1996-09-10 United Microelectronics Corporation Method of manufacture of an EEPROM cell with self-aligned thin dielectric area
JP3461998B2 (ja) * 1995-03-24 2003-10-27 セイコーインスツルメンツ株式会社 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法
JPH08330454A (ja) * 1995-06-02 1996-12-13 Sony Corp 浮遊ゲート型不揮発性半導体記憶装置
US5877054A (en) * 1995-06-29 1999-03-02 Sharp Kabushiki Kaisha Method of making nonvolatile semiconductor memory
EP0752721B1 (en) * 1995-06-29 2009-04-29 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory and driving method and fabrication method of the same
JP3366173B2 (ja) * 1995-07-31 2003-01-14 シャープ株式会社 不揮発性半導体メモリの製造方法
DE19614010C2 (de) * 1996-04-09 2002-09-19 Infineon Technologies Ag Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten Lawinendurchbruch basierender Stromverstärkung und Verfahren zu dessen Herstellung
DE19620032C2 (de) * 1996-05-17 1998-07-09 Siemens Ag Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
JPH10270578A (ja) * 1997-03-27 1998-10-09 Seiko Instr Inc 半導体装置及びその製造方法
US5960285A (en) * 1997-06-24 1999-09-28 United Semiconductor Corp. Flash EEPROM device
US6171907B1 (en) * 1997-12-19 2001-01-09 Nexflash Technologies, Inc. Method for fabricating tunnel window in EEPROM cell with reduced cell pitch
US6274900B1 (en) 1998-01-05 2001-08-14 Texas Instruments Incorporated Semiconductor device architectures including UV transmissive nitride layers
US6001689A (en) * 1998-01-16 1999-12-14 Advanced Micro Devices, Inc. Process for fabricating a flash memory with dual function control lines
US6492675B1 (en) 1998-01-16 2002-12-10 Advanced Micro Devices, Inc. Flash memory array with dual function control lines and asymmetrical source and drain junctions
US6057193A (en) 1998-04-16 2000-05-02 Advanced Micro Devices, Inc. Elimination of poly cap for easy poly1 contact for NAND product
US6232633B1 (en) 1998-06-08 2001-05-15 International Business Machines Corporation NVRAM cell using sharp tip for tunnel erase
EP0986100B1 (en) * 1998-09-11 2010-05-19 STMicroelectronics Srl Electronic device comprising EEPROM memory cells, HV transistors, and LV transistors with silicided junctions, as well as manufacturing method thereof
JP3314807B2 (ja) 1998-11-26 2002-08-19 日本電気株式会社 半導体装置の製造方法
US6313500B1 (en) * 1999-01-12 2001-11-06 Agere Systems Guardian Corp. Split gate memory cell
US6168995B1 (en) * 1999-01-12 2001-01-02 Lucent Technologies Inc. Method of fabricating a split gate memory cell
US6087695A (en) * 1999-08-20 2000-07-11 Worldwide Semiconductor Mfg Source side injection flash EEPROM memory cell with dielectric pillar and operation
KR100302190B1 (ko) 1999-10-07 2001-11-02 윤종용 이이피롬 소자 및 그 제조방법
KR100323873B1 (ko) * 1999-12-27 2002-02-16 박종섭 플래쉬 메모리 소자의 제조방법
US6525962B1 (en) * 2000-04-05 2003-02-25 Cypress Semiconductor Corporation High current and/or high speed electrically erasable memory cell for programmable logic devices
US6989551B2 (en) * 2001-11-02 2006-01-24 Lattice Semiconductor Corporation Test structure for determining a minimum tunnel opening size in a non-volatile memory
CN100461424C (zh) * 2003-12-30 2009-02-11 中芯国际集成电路制造(上海)有限公司 半导体集成电路隧道氧化窗口区域设计的结构及方法
KR100618843B1 (ko) * 2004-07-12 2006-09-01 삼성전자주식회사 비휘발성 반도체 메모리 소자 및 그 제조방법
KR100823164B1 (ko) * 2006-11-15 2008-04-18 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR20100002708A (ko) * 2008-06-30 2010-01-07 삼성전자주식회사 반도체 소자 및 그 형성 방법
JP2011100876A (ja) * 2009-11-06 2011-05-19 Asahi Kasei Electronics Co Ltd Ｐチャネル型不揮発性メモリ及び半導体装置、ｐチャネル型不揮発性メモリの製造方法
US9263272B2 (en) * 2012-04-24 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same
CN105336740B (zh) * 2014-08-13 2019-11-19 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460979A (en) * 1982-05-19 1984-07-17 Honeywell Inc. Memory cell
US4701776A (en) * 1983-08-29 1987-10-20 Seeq Technology, Inc. MOS floating gate memory cell and process for fabricating same
JPH065742B2 (ja) * 1983-11-17 1994-01-19 日本電気株式会社 半導体装置の製造方法
US4698787A (en) * 1984-11-21 1987-10-06 Exel Microelectronics, Inc. Single transistor electrically programmable memory device and method
JPS6362382A (ja) * 1986-09-03 1988-03-18 Nec Corp 浮遊ゲ−ト型不揮発性半導体記憶装置およびその製造方法
US5077230A (en) * 1990-08-03 1991-12-31 Intel Corporation Method for improving erase characteristics of buried bit line flash EPROM devices by use of a thin nitride layer formed during field oxide growth

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014866A (ko) * 2001-08-13 2003-02-20 주식회사 동원에프앤비 김치찌개 캔 및 그 제조방법
KR20030018129A (ko) * 2001-08-27 2003-03-06 김순자 김치찌개 통조림 및 그 가공방법

Also Published As

Publication number Publication date
US5273923A (en) 1993-12-28
JPH05206479A (ja) 1993-08-13

Similar Documents

Publication Publication Date Title
KR930009074A (ko) 전기적으로 삭제 가능하고 프로그램 가능한 판독 전용 메모리셀 제조방법 및 그의 레이아웃
US4331968A (en) Three layer floating gate memory transistor with erase gate over field oxide region
US5773343A (en) Semiconductor device having a recessed channel structure and method for fabricating the same
US5646060A (en) Method for making an EEPROM cell with isolation transistor
US4404577A (en) Electrically alterable read only memory cell
JPH02292869A (ja) 同一平面フラッシュｅｐｒｏｍセル及びその製造方法
US5422292A (en) Process for fabricating split gate flash EEPROM memory
US5245212A (en) Self-aligned field-plate isolation between active elements
JPS5636166A (en) Nonvolatile semiconductor memory
US6573140B1 (en) Process for making a dual bit memory device with isolated polysilicon floating gates
KR100199369B1 (ko) 비휘발성 메모리 셀 제조 방법
KR900007118A (ko) 불휘발성 반도체기억장치 및 그 제조방법
KR100187748B1 (ko) 전기적으로 소거가능하고, 전기적으로 프로그램 가능한 판독전용 메모리 셀 및 이의 제조방법
KR0172271B1 (ko) 플래쉬 이이피롬 셀의 제조방법
KR100383764B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR100224713B1 (ko) 플래쉬 메모리 장치
KR100451491B1 (ko) 플래쉬이이피롬셀및그의제조방법
KR100277900B1 (ko) 불휘발성 메모리 셀 및 그 제조방법
KR100293629B1 (ko) 플래쉬이이피롬셀,그제조방법및이를이용한프로그램,소거및독출방법
US6713809B1 (en) Dual bit memory device with isolated polysilicon floating gates
JPH09186304A (ja) 不揮発性メモリ素子
KR900019018A (ko) 이중 다결정실리콘을 갖는 마스크롬장치 및 그 제조방법
KR100538065B1 (ko) 멀티 비트 플래쉬 메모리 장치
KR970053947A (ko) 불휘발성 반도체 메모리장치 및 그 제조방법
KR890013779A (ko) 전기적으로 소거가능하고 전기적으로 프로그램가능한 판독 적용 메모리 셀

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid