JPH05206479A - フィールド分離領域に重なるトンネル開口部を有するｅｅｐｒｏｍセル - Google Patents
フィールド分離領域に重なるトンネル開口部を有するｅｅｐｒｏｍセルInfo
- Publication number
- JPH05206479A JPH05206479A JP4285255A JP28525592A JPH05206479A JP H05206479 A JPH05206479 A JP H05206479A JP 4285255 A JP4285255 A JP 4285255A JP 28525592 A JP28525592 A JP 28525592A JP H05206479 A JPH05206479 A JP H05206479A
- Authority
- JP
- Japan
- Prior art keywords
- tunnel
- region
- floating gate
- active region
- field isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims description 44
- 239000000758 substrate Substances 0.000 claims description 31
- 239000007943 implant Substances 0.000 claims description 26
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 23
- 238000005530 etching Methods 0.000 abstract description 16
- 230000008878 coupling Effects 0.000 abstract description 15
- 238000010168 coupling process Methods 0.000 abstract description 15
- 238000005859 coupling reaction Methods 0.000 abstract description 15
- 238000000059 patterning Methods 0.000 abstract description 10
- 230000008569 process Effects 0.000 abstract description 7
- 238000001459 lithography Methods 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 57
- 238000002513 implantation Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000003126 m-cell Anatomy 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Abstract
(57)【要約】
【目的】 誘電エッチング・プロセスによる制約ではな
くリソグラフの分解能により寸法が制約されるトンネル
領域を有し、セルの容量結合比を大きくできるＥＥＰＲ
ＯＭセルを提供する。 【構成】 ＥＥＰＲＯＭセル１０は、能動領域１２とフ
ィールド分離領域１４の両方に重なるトンネル開口部２
８を有する。装置の動作中に電子がトンネル誘電体３２
を通り、浮動ゲート２２を充電あるいは放電するセルの
部分であるトンネル領域３０は、トンネル開口部２８と
能動領域１２の重なった部分として定義される。トンネ
ル領域３０よりも大きなトンネル開口部２８を有するこ
とにより、ゲート誘電体２６内に開口部をパターニング
するために用いられるエッチング・プロセスは、より容
易に制御され、浮動ゲート下の能動領域面積が小さくな
る。
くリソグラフの分解能により寸法が制約されるトンネル
領域を有し、セルの容量結合比を大きくできるＥＥＰＲ
ＯＭセルを提供する。 【構成】 ＥＥＰＲＯＭセル１０は、能動領域１２とフ
ィールド分離領域１４の両方に重なるトンネル開口部２
８を有する。装置の動作中に電子がトンネル誘電体３２
を通り、浮動ゲート２２を充電あるいは放電するセルの
部分であるトンネル領域３０は、トンネル開口部２８と
能動領域１２の重なった部分として定義される。トンネ
ル領域３０よりも大きなトンネル開口部２８を有するこ
とにより、ゲート誘電体２６内に開口部をパターニング
するために用いられるエッチング・プロセスは、より容
易に制御され、浮動ゲート下の能動領域面積が小さくな
る。
Description
【０００１】
【産業上の利用分野】本発明は、一般に、ＥＥＰＲＯＭ
（電気的消去および書き込み可能な読み出し専用メモ
リ）に関する。さらに詳しくは、フィールド分離領域に
重なるトンネル開口部またはトンネル・ウィンドウを有
するＥＥＰＲＯＭに関する。
（電気的消去および書き込み可能な読み出し専用メモ
リ）に関する。さらに詳しくは、フィールド分離領域に
重なるトンネル開口部またはトンネル・ウィンドウを有
するＥＥＰＲＯＭに関する。
【０００２】
【従来の技術】ＥＥＰＲＯＭは、電気信号を用いて消去
および書き込みがなされる不揮発性メモリ装置である。
ＥＥＰＲＯＭ装置内には、複数のメモリ・セルがあり、
その各々を個別に書き込みおよび消去することができ
る。一般に、各ＥＥＰＲＯＭセルは、２個のトランジス
タを有する。例えば、ＦＬＯＴＯＸ（浮動ゲート・トン
ネル酸化物）ＥＥＰＲＯＭセルには、浮動ゲート・トラ
ンジスタと、選択トランジスタとが含まれる。ＥＥＰＲ
ＯＭ装置内の選択トランジスタは、消去または書き込み
がなされる個々のＥＥＰＲＯＭセルを選択するために用
いられる。装置内の浮動ゲート・トランジスタは、個々
のセル内に消去および書き込み動作を実際に行うトラン
ジスタである。セルの書き込みおよび消去を行うには、
電子トンネルとして知られる現象を用いて、浮動ゲート
・トランジスタの浮動ゲート電極上に、正または負の電
荷をそれぞれ蓄積する。制御ゲートをグランドに保持し
ながら、正の電圧を浮動ゲート・トランジスタのドレー
ンに印加することにより、書き込みが行われる。その結
果、電子がトランジスタの浮動ゲートから、トンネル誘
電体を通り、ドレーンまで通り抜け、浮動ゲートは正に
帯電される。浮動ゲートに負の電荷を蓄積することによ
り、ＥＥＰＲＯＭセルは消去される。浮動ゲート上の負
の電荷の蓄積は、通常、ドレーンとソースとを接地しな
がら、トランジスタの制御ゲートに正の電圧を印加する
ことにより得られる。このようなバイアスにより、電子
はドレーンから、トンネル誘電体を通り、浮動ゲートま
で通り抜け、浮動ゲート上に負の電荷を発生する。
および書き込みがなされる不揮発性メモリ装置である。
ＥＥＰＲＯＭ装置内には、複数のメモリ・セルがあり、
その各々を個別に書き込みおよび消去することができ
る。一般に、各ＥＥＰＲＯＭセルは、２個のトランジス
タを有する。例えば、ＦＬＯＴＯＸ（浮動ゲート・トン
ネル酸化物）ＥＥＰＲＯＭセルには、浮動ゲート・トラ
ンジスタと、選択トランジスタとが含まれる。ＥＥＰＲ
ＯＭ装置内の選択トランジスタは、消去または書き込み
がなされる個々のＥＥＰＲＯＭセルを選択するために用
いられる。装置内の浮動ゲート・トランジスタは、個々
のセル内に消去および書き込み動作を実際に行うトラン
ジスタである。セルの書き込みおよび消去を行うには、
電子トンネルとして知られる現象を用いて、浮動ゲート
・トランジスタの浮動ゲート電極上に、正または負の電
荷をそれぞれ蓄積する。制御ゲートをグランドに保持し
ながら、正の電圧を浮動ゲート・トランジスタのドレー
ンに印加することにより、書き込みが行われる。その結
果、電子がトランジスタの浮動ゲートから、トンネル誘
電体を通り、ドレーンまで通り抜け、浮動ゲートは正に
帯電される。浮動ゲートに負の電荷を蓄積することによ
り、ＥＥＰＲＯＭセルは消去される。浮動ゲート上の負
の電荷の蓄積は、通常、ドレーンとソースとを接地しな
がら、トランジスタの制御ゲートに正の電圧を印加する
ことにより得られる。このようなバイアスにより、電子
はドレーンから、トンネル誘電体を通り、浮動ゲートま
で通り抜け、浮動ゲート上に負の電荷を発生する。
【０００３】ＥＥＰＲＯＭ装置の性能を最大限にするた
めに、書き込みおよび消去時間を最小限に留めねばなら
ない。書き込みおよび消去速度を改善するためには、容
量結合比、または結合係数として知られるパラメータを
最大にすることが重要である。容量結合比は、以下の式
で定義される： Ｋｃｒ＝Ｃ１／（Ｃ１＋Ｃ２） この式では、Ｋｃｒは結合係数、Ｃ１は浮動ゲート・ト
ランジスタの制御ゲートと浮動ゲートとの間の容量、Ｃ
２は浮動ゲートと基板との間の容量である。容量結合比
を最大にすることにより、書き込みおよび消去動作中に
トンネル誘電体の両端に現れる電圧が最大になり、それ
によって浮動ゲートを充電するために必要な時間が最小
になる。容量結合比がＥＥＰＲＯＭセルの動作にどのよ
うに影響を与えるかの一例として、Ｋｃｒ＝０．７０の
とき、消去動作中ドレーンには１８ボルトが印加されて
おり、１８ボルトの７０％（すなわち１２．６ボルト）
しかトンネル誘電体を通って伝えられない。容量結合比
が大きくなると、トンネル誘電体の両端にはより高い電
圧が現れ、その結果充電時間が短くなる。そのため、Ｋ
ｃｒを最大にすれば、消去および書き込み時間を短くす
ることができる。
めに、書き込みおよび消去時間を最小限に留めねばなら
ない。書き込みおよび消去速度を改善するためには、容
量結合比、または結合係数として知られるパラメータを
最大にすることが重要である。容量結合比は、以下の式
で定義される： Ｋｃｒ＝Ｃ１／（Ｃ１＋Ｃ２） この式では、Ｋｃｒは結合係数、Ｃ１は浮動ゲート・ト
ランジスタの制御ゲートと浮動ゲートとの間の容量、Ｃ
２は浮動ゲートと基板との間の容量である。容量結合比
を最大にすることにより、書き込みおよび消去動作中に
トンネル誘電体の両端に現れる電圧が最大になり、それ
によって浮動ゲートを充電するために必要な時間が最小
になる。容量結合比がＥＥＰＲＯＭセルの動作にどのよ
うに影響を与えるかの一例として、Ｋｃｒ＝０．７０の
とき、消去動作中ドレーンには１８ボルトが印加されて
おり、１８ボルトの７０％（すなわち１２．６ボルト）
しかトンネル誘電体を通って伝えられない。容量結合比
が大きくなると、トンネル誘電体の両端にはより高い電
圧が現れ、その結果充電時間が短くなる。そのため、Ｋ
ｃｒを最大にすれば、消去および書き込み時間を短くす
ることができる。
【０００４】容量結合比を最大にするために、ＥＥＰＲ
ＯＭのメーカは、電子が通り抜けるトンネル誘電体の部
分、以下トンネル領域と呼ぶ、を最小限に抑えようとす
るのが普通である。トンネル領域をより小さくすること
により、浮動ゲートと基板との間の容量、上記の式では
Ｃ２、が小さくなり、それによりＫｃｒが大きくなる。
ＯＭのメーカは、電子が通り抜けるトンネル誘電体の部
分、以下トンネル領域と呼ぶ、を最小限に抑えようとす
るのが普通である。トンネル領域をより小さくすること
により、浮動ゲートと基板との間の容量、上記の式では
Ｃ２、が小さくなり、それによりＫｃｒが大きくなる。
【０００５】できるだけ小さなトンネル領域を形成する
ために通常とられる方法の１つに、電子が通り抜ける誘
電層の部分をリソグラフにより規定する方法がある。多
くのＥＥＰＲＯＭ装置では、２００ないし４００オング
ストローム（２０−４０ｎｍ）のオーダーのゲート誘電
層が、浮動ゲートとその下のチャンネル領域との間に存
在する。この誘電体の厚みのために、通常の動作電圧で
は電子の通り抜けを阻止してしまうのが普通であるが、
他の場所では充分な電気的分離のために必要であるの
で、ゲート誘電層の一部分をより薄くしなければならな
い。ゲート誘電層を薄くするには、トンネル開口部、こ
れはトンネル・ウィンドウとも呼ばれるが、この開口部
により規定されるゲート誘電体の一部分をエッチングし
て、チャンネル領域を露出させることにより行われるの
が普通である。５０ないし１００オングストローム（５
−１０ｎｍ）のオーダーの非常に薄いトンネル誘電体が
チャンネルの露出部分上に成長あるいは被着されて、そ
れによりトンネル領域が設定される。この方法を用いる
と、トンネル領域は、理論上は、トンネル開口部を規定
するために用いられるリソグラフ装置の分解能限界ま
で、小さくすることができる。例えば、０．８μｍの最
小分解能を持つリソグラフ装置は、最良の場合、０．８
μｍ×０．８μｍの最小トンネル領域を持つ。
ために通常とられる方法の１つに、電子が通り抜ける誘
電層の部分をリソグラフにより規定する方法がある。多
くのＥＥＰＲＯＭ装置では、２００ないし４００オング
ストローム（２０−４０ｎｍ）のオーダーのゲート誘電
層が、浮動ゲートとその下のチャンネル領域との間に存
在する。この誘電体の厚みのために、通常の動作電圧で
は電子の通り抜けを阻止してしまうのが普通であるが、
他の場所では充分な電気的分離のために必要であるの
で、ゲート誘電層の一部分をより薄くしなければならな
い。ゲート誘電層を薄くするには、トンネル開口部、こ
れはトンネル・ウィンドウとも呼ばれるが、この開口部
により規定されるゲート誘電体の一部分をエッチングし
て、チャンネル領域を露出させることにより行われるの
が普通である。５０ないし１００オングストローム（５
−１０ｎｍ）のオーダーの非常に薄いトンネル誘電体が
チャンネルの露出部分上に成長あるいは被着されて、そ
れによりトンネル領域が設定される。この方法を用いる
と、トンネル領域は、理論上は、トンネル開口部を規定
するために用いられるリソグラフ装置の分解能限界ま
で、小さくすることができる。例えば、０．８μｍの最
小分解能を持つリソグラフ装置は、最良の場合、０．８
μｍ×０．８μｍの最小トンネル領域を持つ。
【０００６】
【発明が解決しようとする課題】ＥＥＰＲＯＭのメーカ
は、最小限度のリソグラフ分解能に等しい寸法を持つト
ンネル開口部をパターニングすることには成功するかも
知れないが、トンネル開口部パターンをゲート誘電体内
の実際の開口部に転写することは非常に難しい。特に、
このように小さな面積の開口部をエッチングする誘電エ
ッチング・プロセスを制御することはきわめて困難であ
る。普通、ドライ・エッチングは非常に制御性が良く、
ＥＥＰＲＯＭ装置のトンネル領域を規定するために用い
るのには適しているが、ドライ・エッチングは基板内の
チャンネル領域を損傷しやすい。このために、制御性は
悪くなっても、損傷の少ないウェット・エッチングを用
いるメーカが多い。しかし、ウェット・エッチング・プ
ロセスを厳格に制御することができないために、リソグ
ラフにより０．８μｍ×０．８μｍと規定されたトンネ
ル開口部が、ゲート誘電体内では、０．９μｍ×０．９
μｍになってしまうことがある。既知のＥＥＰＲＯＭ装
置に伴う別の製造上の問題として、セル間および装置間
で、トンネル開口部の寸法の反復性を確保するという問
題がある。一貫したトンネル領域を得ることが、均一な
水準のＥＥＰＲＯＭ装置の性能を確立するには不可欠で
ある。さらに別の問題点は、トンネル開口部の位置合わ
せが非常に厳密なことである。それゆえ、位置合わせミ
スを少なくするために、多くのメーカは、装置のレイア
ウトに位置合わせのミスのための許容差を含めている。
残念なことに、このような許容差が組み込まれているた
めに、全体の装置サイズが大きくなり、浮動ゲート下の
能動領域の大きさが大きくなり、浮動ゲートと基板との
容量Ｃ２が大きくなるが、これは望ましいことではな
い。
は、最小限度のリソグラフ分解能に等しい寸法を持つト
ンネル開口部をパターニングすることには成功するかも
知れないが、トンネル開口部パターンをゲート誘電体内
の実際の開口部に転写することは非常に難しい。特に、
このように小さな面積の開口部をエッチングする誘電エ
ッチング・プロセスを制御することはきわめて困難であ
る。普通、ドライ・エッチングは非常に制御性が良く、
ＥＥＰＲＯＭ装置のトンネル領域を規定するために用い
るのには適しているが、ドライ・エッチングは基板内の
チャンネル領域を損傷しやすい。このために、制御性は
悪くなっても、損傷の少ないウェット・エッチングを用
いるメーカが多い。しかし、ウェット・エッチング・プ
ロセスを厳格に制御することができないために、リソグ
ラフにより０．８μｍ×０．８μｍと規定されたトンネ
ル開口部が、ゲート誘電体内では、０．９μｍ×０．９
μｍになってしまうことがある。既知のＥＥＰＲＯＭ装
置に伴う別の製造上の問題として、セル間および装置間
で、トンネル開口部の寸法の反復性を確保するという問
題がある。一貫したトンネル領域を得ることが、均一な
水準のＥＥＰＲＯＭ装置の性能を確立するには不可欠で
ある。さらに別の問題点は、トンネル開口部の位置合わ
せが非常に厳密なことである。それゆえ、位置合わせミ
スを少なくするために、多くのメーカは、装置のレイア
ウトに位置合わせのミスのための許容差を含めている。
残念なことに、このような許容差が組み込まれているた
めに、全体の装置サイズが大きくなり、浮動ゲート下の
能動領域の大きさが大きくなり、浮動ゲートと基板との
容量Ｃ２が大きくなるが、これは望ましいことではな
い。
【０００７】
【課題を解決するための手段】本発明により、従来の技
術の欠点の多くが克服される。本発明の１つの形態にお
いては、ＥＥＰＲＯＭセルのレイアウトは、能動領域
と、能動領域でないすべての領域を包含するフィールド
分離領域とから構成される。このレイアウトは、さら
に、能動領域とフィールド分離領域の両方に重なる浮動
ゲート領域からも構成される。トンネル開口部も、能動
領域とフィールド領域の両方に重なり、しかも浮動ゲー
ト領域内に含まれる。セル・レイアウトのトンネル領域
は、トンネル開口部と能動領域との重なりにより規定さ
れる。ＥＥＰＲＯＭセルを形成する方法もまた提供され
る。
術の欠点の多くが克服される。本発明の１つの形態にお
いては、ＥＥＰＲＯＭセルのレイアウトは、能動領域
と、能動領域でないすべての領域を包含するフィールド
分離領域とから構成される。このレイアウトは、さら
に、能動領域とフィールド分離領域の両方に重なる浮動
ゲート領域からも構成される。トンネル開口部も、能動
領域とフィールド領域の両方に重なり、しかも浮動ゲー
ト領域内に含まれる。セル・レイアウトのトンネル領域
は、トンネル開口部と能動領域との重なりにより規定さ
れる。ＥＥＰＲＯＭセルを形成する方法もまた提供され
る。
【０００８】上記およびその他の特徴と利点とは、以下
の詳細な説明と、添付の図面とからさらに明確に理解さ
れるであろう。図は必ずしも、同一の尺度で描かれてい
るわけではなく、特に図示されていない本発明の他の実
施例も存在することに留意することは重要である。
の詳細な説明と、添付の図面とからさらに明確に理解さ
れるであろう。図は必ずしも、同一の尺度で描かれてい
るわけではなく、特に図示されていない本発明の他の実
施例も存在することに留意することは重要である。
【０００９】
【実施例】本発明により、ＥＥＰＲＯＭセルは、過度に
複雑な製造技術を必要とせずに、性能を改善するために
最小限のトンネル領域を持つことができる。既存のＥＥ
ＰＲＯＭ装置は、ゲート誘電体内に開口部をパターニン
グすることによりトンネル領域を形成するものが多い。
トンネル領域を最小限にするために、最小のリソグラフ
分解能限界を用いて、できるだけ小さな開口部を形成す
る。開口部が、リソグラフによりパターニングされる
と、次に、その開口部をエッチングにより、ゲート誘電
体に転写（ｔｒａｎｓｆｅｒ）しなければならない。開
口部を転写するために用いられるエッチング技術は、制
御不能であることが多く、そのために装置の性能が一貫
せずに、不良で、最初にパターニングされたトンネル開
口部よりも大きなトンネル領域となることがよくある。
本発明により、トンネル領域全体を、誘電体を制御性よ
くエッチングするための能力により制約されずに、既知
のＥＥＰＲＯＭ装置で得られたものと同じ最小のトンネ
ル領域を得ることができる。既存の方法の場合のよう
に、誘電エッチング技術によりトンネル領域の寸法が制
約を受けることなく、本発明のトンネル領域の最小限度
は、リソグラフの条件で決まる。
複雑な製造技術を必要とせずに、性能を改善するために
最小限のトンネル領域を持つことができる。既存のＥＥ
ＰＲＯＭ装置は、ゲート誘電体内に開口部をパターニン
グすることによりトンネル領域を形成するものが多い。
トンネル領域を最小限にするために、最小のリソグラフ
分解能限界を用いて、できるだけ小さな開口部を形成す
る。開口部が、リソグラフによりパターニングされる
と、次に、その開口部をエッチングにより、ゲート誘電
体に転写（ｔｒａｎｓｆｅｒ）しなければならない。開
口部を転写するために用いられるエッチング技術は、制
御不能であることが多く、そのために装置の性能が一貫
せずに、不良で、最初にパターニングされたトンネル開
口部よりも大きなトンネル領域となることがよくある。
本発明により、トンネル領域全体を、誘電体を制御性よ
くエッチングするための能力により制約されずに、既知
のＥＥＰＲＯＭ装置で得られたものと同じ最小のトンネ
ル領域を得ることができる。既存の方法の場合のよう
に、誘電エッチング技術によりトンネル領域の寸法が制
約を受けることなく、本発明のトンネル領域の最小限度
は、リソグラフの条件で決まる。
【００１０】方法の複雑さを少なくしたばかりでなく、
本発明により、容量結合比が大きくなり、それによって
従来のＥＥＰＲＯＭ装置よりも性能が改善される。本発
明により、浮動ゲート・トランジスタの浮動ゲート下の
能動領域を、従来のＥＥＰＲＯＭ装置のものよりも小さ
くすることができる。能動領域の面積が小さければ小さ
いほど、浮動ゲートと基板との間の容量（上記の式でＣ
２）が低くなるので、能動領域が小さくなることは有利
である。前述のように、Ｃ２が小さくなるとＫｃｒ、す
なわち容量結合比が大きくなり、それにより装置の書き
込みおよび消去速度が改善される。別の観点から見る
と、容量結合比が大きくなることにより、ＥＥＰＲＯＭ
装置はより低い電圧で動作することができるようにな
る。
本発明により、容量結合比が大きくなり、それによって
従来のＥＥＰＲＯＭ装置よりも性能が改善される。本発
明により、浮動ゲート・トランジスタの浮動ゲート下の
能動領域を、従来のＥＥＰＲＯＭ装置のものよりも小さ
くすることができる。能動領域の面積が小さければ小さ
いほど、浮動ゲートと基板との間の容量（上記の式でＣ
２）が低くなるので、能動領域が小さくなることは有利
である。前述のように、Ｃ２が小さくなるとＫｃｒ、す
なわち容量結合比が大きくなり、それにより装置の書き
込みおよび消去速度が改善される。別の観点から見る
と、容量結合比が大きくなることにより、ＥＥＰＲＯＭ
装置はより低い電圧で動作することができるようにな
る。
【００１１】本発明の１つの実施例においては、トンネ
ル開口部は、ＥＥＰＲＯＭセルの能動領域上にあるゲー
ト誘電体と、フィールド分離領域の両方に重なる。トン
ネル開口部は、規定されるトンネル領域よりも大きく、
トンネル開口部がフィールド分離領域に部分的に重なる
ので、トンネル開口部をその下の誘電層までパターニン
グする場合も、最小トンネル領域を得るためにパターニ
ングを良好に制御する必要がない。トンネル開口部とト
ンネル領域との寸法の関係により、浮動ゲート下により
小さな能動領域を形成することができ、浮動ゲートと基
板との容量Ｃ２を小さくすることができる。このため、
本発明は、有利に容量結合比を大きくすることができ、
その結果、装置の性能を改善する。これらの利点の各々
は、以下の詳細な説明により明白になろう。
ル開口部は、ＥＥＰＲＯＭセルの能動領域上にあるゲー
ト誘電体と、フィールド分離領域の両方に重なる。トン
ネル開口部は、規定されるトンネル領域よりも大きく、
トンネル開口部がフィールド分離領域に部分的に重なる
ので、トンネル開口部をその下の誘電層までパターニン
グする場合も、最小トンネル領域を得るためにパターニ
ングを良好に制御する必要がない。トンネル開口部とト
ンネル領域との寸法の関係により、浮動ゲート下により
小さな能動領域を形成することができ、浮動ゲートと基
板との容量Ｃ２を小さくすることができる。このため、
本発明は、有利に容量結合比を大きくすることができ、
その結果、装置の性能を改善する。これらの利点の各々
は、以下の詳細な説明により明白になろう。
【００１２】図１は、本発明によるＥＥＰＲＯＭセル１
０のレイアウトである。このレイアウトは、図を分かり
やすくするために、完全に上から下へ、または下から上
へという順序で描かれているわけではない。読者は、図
１のＥＥＰＲＯＭセルを直線２−２および３−３で切断
した断面図である図２および図３を参照されれば、セル
内の層の順序をより良く理解されるであろう。
０のレイアウトである。このレイアウトは、図を分かり
やすくするために、完全に上から下へ、または下から上
へという順序で描かれているわけではない。読者は、図
１のＥＥＰＲＯＭセルを直線２−２および３−３で切断
した断面図である図２および図３を参照されれば、セル
内の層の順序をより良く理解されるであろう。
【００１３】図１に示されるように、セル１０には能動
領域１２が含まれる。レイアウト内の能動領域１２に含
まれていない部分は、フィールド分離領域１４である。
能動領域１２内には、セルのドレーン領域１６とソース
領域１８とが、例えばドーパントのイオン注入により形
成される。同様に、選択トランジスタの選択ゲート３６
と、浮動ゲート・トランジスタの浮動ゲート２２との間
の能動領域１２内には、ソース／ドレーン領域１７が形
成される。ソース／ドレーン領域１７は、セルの選択ト
ランジスタのソースとして、またセルの浮動ゲート・ト
ランジスタのドレーンとして機能する。セル１０の能動
領域１２、フィールド分離領域１４、ドレーン領域１６
およびソース領域１８は、本発明の１つの実行例を示す
図２にも図示されている。図２では、セル１０は、通常
シリコンまたは他の半導体材料である基板材料１１上に
形成される。フィールド分離領域１４が、従来の方法
で、例えばＬＯＣＯＳ（シリコンの局所酸化）により基
板上に形成され、それにより能動領域１２を規定する。
ドレーンおよびソース領域１６，１８のそれぞれと、ソ
ース／ドレーン領域１７とは、不純物原子またはドーパ
ントを既知の方法で基板内に注入することにより形成さ
れる。
領域１２が含まれる。レイアウト内の能動領域１２に含
まれていない部分は、フィールド分離領域１４である。
能動領域１２内には、セルのドレーン領域１６とソース
領域１８とが、例えばドーパントのイオン注入により形
成される。同様に、選択トランジスタの選択ゲート３６
と、浮動ゲート・トランジスタの浮動ゲート２２との間
の能動領域１２内には、ソース／ドレーン領域１７が形
成される。ソース／ドレーン領域１７は、セルの選択ト
ランジスタのソースとして、またセルの浮動ゲート・ト
ランジスタのドレーンとして機能する。セル１０の能動
領域１２、フィールド分離領域１４、ドレーン領域１６
およびソース領域１８は、本発明の１つの実行例を示す
図２にも図示されている。図２では、セル１０は、通常
シリコンまたは他の半導体材料である基板材料１１上に
形成される。フィールド分離領域１４が、従来の方法
で、例えばＬＯＣＯＳ（シリコンの局所酸化）により基
板上に形成され、それにより能動領域１２を規定する。
ドレーンおよびソース領域１６，１８のそれぞれと、ソ
ース／ドレーン領域１７とは、不純物原子またはドーパ
ントを既知の方法で基板内に注入することにより形成さ
れる。
【００１４】再び図１を見ると、セル１０のレイアウト
には、トンネル注入領域２０がある。トンネル注入領域
２０は、能動領域１２とフィールド分離領域１４の両方
に重なっており、作成されたセル内では、注入領域は図
２に示されるように能動領域１２内に含まれている。注
入中は、不純物原子はフィールド分離領域１４などの厚
い誘電層に浸透することはできない。そのため、実際の
ドーピングは、図１のトンネル注入領域２０により規定
される基板の能動領域に限られる。トンネル注入領域２
０もまた、部分的にソース／ドレーン領域１７に重なっ
ている。
には、トンネル注入領域２０がある。トンネル注入領域
２０は、能動領域１２とフィールド分離領域１４の両方
に重なっており、作成されたセル内では、注入領域は図
２に示されるように能動領域１２内に含まれている。注
入中は、不純物原子はフィールド分離領域１４などの厚
い誘電層に浸透することはできない。そのため、実際の
ドーピングは、図１のトンネル注入領域２０により規定
される基板の能動領域に限られる。トンネル注入領域２
０もまた、部分的にソース／ドレーン領域１７に重なっ
ている。
【００１５】多くの従来のＥＥＰＲＯＭ装置と同様に、
図１に示されるように、ＥＥＰＲＯＭセル１０にも選択
ゲート３６、浮動ゲート２２および制御ゲート２４があ
る。選択ゲート３６は、セル１０の選択トランジスタの
ための制御電極である。選択トランジスタの残りの要素
は、選択トランジスタのソースとして機能するソース／
ドレーン領域１７およびドレーン領域１６である。選択
トランジスタは、個々のセルが書き込まれるために選択
されたのか、消去されるために選択されたのかを判定す
るトランジスタである。
図１に示されるように、ＥＥＰＲＯＭセル１０にも選択
ゲート３６、浮動ゲート２２および制御ゲート２４があ
る。選択ゲート３６は、セル１０の選択トランジスタの
ための制御電極である。選択トランジスタの残りの要素
は、選択トランジスタのソースとして機能するソース／
ドレーン領域１７およびドレーン領域１６である。選択
トランジスタは、個々のセルが書き込まれるために選択
されたのか、消去されるために選択されたのかを判定す
るトランジスタである。
【００１６】浮動ゲート２２と制御ゲート２４とは、実
際にセルの書き込みまたは消去を行うセル１０の浮動ゲ
ート・トランジスタのゲートである。前述のように、Ｅ
ＥＰＲＯＭセルは、電子を浮動ゲートから、ゲート誘電
体を通り、浮動ゲート装置のドレーンまで通して、それ
により浮動ゲート上に正の電荷を蓄積することにより書
き込まれる。図２に示されたセルにおいては、電子は、
書き込み動作中に、浮動ゲート２２から浮動ゲート・ト
ランジスタのためのドレーンとして機能するソース／ド
レーン領域１７まで通り抜ける。電子を浮動ゲート装置
のドレーンから、ゲート誘電体を通り、浮動ゲート２２
まで通すことにより、セルの消去が行われる。セル１０
においては、電子をソース／ドレーン領域１７から浮動
ゲート２２まで通すことにより、消去が起こる。図２に
はゲート誘電体２６も図示されている。浮動ゲート２２
は、浮動ゲート・トランジスタのチャンネル領域２３上
方とトンネル注入領域２０上方のゲート誘電体２６上に
形成される。浮動ゲートを充電するには、電子は浮動ゲ
ートの下にあるゲート誘電体２６の一部を通り抜けねば
ならない。通常、導電層または半導体層を絶縁するため
に用いられるゲート誘電体２６などの誘電層は、１５０
ないし３００オングストローム（１５−３０ｎｍ）のオ
ーダーの厚みである。通常の動作電圧（例えば６ないし
２０ボルト）では、電子はこの厚さの誘電層を効果的に
通り抜けることはない。そのため、より薄いトンネル誘
電体、例えばトンネル誘電体３２が必要になる。
際にセルの書き込みまたは消去を行うセル１０の浮動ゲ
ート・トランジスタのゲートである。前述のように、Ｅ
ＥＰＲＯＭセルは、電子を浮動ゲートから、ゲート誘電
体を通り、浮動ゲート装置のドレーンまで通して、それ
により浮動ゲート上に正の電荷を蓄積することにより書
き込まれる。図２に示されたセルにおいては、電子は、
書き込み動作中に、浮動ゲート２２から浮動ゲート・ト
ランジスタのためのドレーンとして機能するソース／ド
レーン領域１７まで通り抜ける。電子を浮動ゲート装置
のドレーンから、ゲート誘電体を通り、浮動ゲート２２
まで通すことにより、セルの消去が行われる。セル１０
においては、電子をソース／ドレーン領域１７から浮動
ゲート２２まで通すことにより、消去が起こる。図２に
はゲート誘電体２６も図示されている。浮動ゲート２２
は、浮動ゲート・トランジスタのチャンネル領域２３上
方とトンネル注入領域２０上方のゲート誘電体２６上に
形成される。浮動ゲートを充電するには、電子は浮動ゲ
ートの下にあるゲート誘電体２６の一部を通り抜けねば
ならない。通常、導電層または半導体層を絶縁するため
に用いられるゲート誘電体２６などの誘電層は、１５０
ないし３００オングストローム（１５−３０ｎｍ）のオ
ーダーの厚みである。通常の動作電圧（例えば６ないし
２０ボルト）では、電子はこの厚さの誘電層を効果的に
通り抜けることはない。そのため、より薄いトンネル誘
電体、例えばトンネル誘電体３２が必要になる。
【００１７】従来のＥＥＰＲＯＭ装置では、ゲート誘電
層に開口部をパターニングして、基板の能動領域の一部
を露出させ、その後で露出された基板上にトンネル誘電
体を約５０ないし１００オングストローム（５−１０ｎ
ｍ）の厚みまで成長または被着させることにより、トン
ネル誘電体を得ることが多い。前述のように、製造に関
する既存のパターニング方法の多くには、大きな欠点が
ある。トンネル領域をできるだけ小さくすることが望ま
しいので、できるだけ小さな開口部をパターニングする
ことによりトンネル・ウィンドウを形成するメーカが多
い。このような寸法のパターニングされた開口部を誘電
体に転写することは、制御が困難で、元の開口部よりも
かなり大きなトンネル領域になってしまうことが多い。
層に開口部をパターニングして、基板の能動領域の一部
を露出させ、その後で露出された基板上にトンネル誘電
体を約５０ないし１００オングストローム（５−１０ｎ
ｍ）の厚みまで成長または被着させることにより、トン
ネル誘電体を得ることが多い。前述のように、製造に関
する既存のパターニング方法の多くには、大きな欠点が
ある。トンネル領域をできるだけ小さくすることが望ま
しいので、できるだけ小さな開口部をパターニングする
ことによりトンネル・ウィンドウを形成するメーカが多
い。このような寸法のパターニングされた開口部を誘電
体に転写することは、制御が困難で、元の開口部よりも
かなり大きなトンネル領域になってしまうことが多い。
【００１８】本発明では、最小トンネル領域は依然とし
てリソグラフの分解能限界により決定されるが、本発明
により形成されるＥＥＰＲＯＭセルの製造許容差は、従
来のＥＥＰＲＯＭセル加工に比較すると、はるかに緩や
かである。図１のレイアウトに示されるように、トンネ
ル開口部２８はトンネル注入領域２０内に形成され、能
動領域１２とフィールド分離領域１４の両方に重なって
トンネル領域３０を規定する。トンネル領域３０は、電
子が浮動ゲート２２との間を行き来するセルの部分であ
る。一方、従来のＥＥＰＲＯＭセルは、能動領域内に完
全に含まれたトンネル開口部を有する。トンネル開口部
を完全に能動領域内に形成する際の欠点は、能動領域を
充分に大きくしてトンネル開口部の位置合わせミスを相
殺しなければならないことである。しかし、位置合わせ
ミスに対する安全策とするために必要な「余分な」能動
領域のために、セルの全体の寸法が大きくなり、浮動ゲ
ートと基板との容量が大きくなってしまうが、これは望
ましいことではない。本発明を実施するにあたり、能動
領域１２に関してあらゆる方向でトンネル開口部２８の
位置合わせミスがあっても、トンネル領域３０の特性に
影響を与えないように、充分な位置合わせミス許容差を
設定している。さらに、本発明では「余分な」能動領域
が必要とされないので、浮動ゲートと基板との容量が小
さくなり、その結果として容量結合比が高くなり、装置
の性能が改善される。
てリソグラフの分解能限界により決定されるが、本発明
により形成されるＥＥＰＲＯＭセルの製造許容差は、従
来のＥＥＰＲＯＭセル加工に比較すると、はるかに緩や
かである。図１のレイアウトに示されるように、トンネ
ル開口部２８はトンネル注入領域２０内に形成され、能
動領域１２とフィールド分離領域１４の両方に重なって
トンネル領域３０を規定する。トンネル領域３０は、電
子が浮動ゲート２２との間を行き来するセルの部分であ
る。一方、従来のＥＥＰＲＯＭセルは、能動領域内に完
全に含まれたトンネル開口部を有する。トンネル開口部
を完全に能動領域内に形成する際の欠点は、能動領域を
充分に大きくしてトンネル開口部の位置合わせミスを相
殺しなければならないことである。しかし、位置合わせ
ミスに対する安全策とするために必要な「余分な」能動
領域のために、セルの全体の寸法が大きくなり、浮動ゲ
ートと基板との容量が大きくなってしまうが、これは望
ましいことではない。本発明を実施するにあたり、能動
領域１２に関してあらゆる方向でトンネル開口部２８の
位置合わせミスがあっても、トンネル領域３０の特性に
影響を与えないように、充分な位置合わせミス許容差を
設定している。さらに、本発明では「余分な」能動領域
が必要とされないので、浮動ゲートと基板との容量が小
さくなり、その結果として容量結合比が高くなり、装置
の性能が改善される。
【００１９】製造に関する本発明の別の利点は、結果と
して得られるトンネル領域の寸法よりも大きく、リソグ
ラフの最小分解能限界の寸法よりも大きなトンネル開口
部を用いることにより、最小寸法のトンネル領域が得ら
れることである。例えば、０．５μｍ×０．５μｍより
も面積が大きなトンネル開口部を装置にパターニングす
ることにより、０．５μｍ×０．５μｍのトンネル領域
を形成することができる。本発明のトンネル領域は、ト
ンネル開口部２８と能動領域１２との重なりにより規定
されるので、最小トンネル領域はトンネル開口部の最小
寸法と、能動領域の最小寸法とにより決定される。図１
を参照すると、トンネル領域３０は、トンネル開口部２
８の長さと、トンネル開口部に重なる能動領域１２の幅
により決まる。従って、トンネル開口部、能動領域また
はその両方の寸法を変更することにより、トンネル領域
を調整することができる。
して得られるトンネル領域の寸法よりも大きく、リソグ
ラフの最小分解能限界の寸法よりも大きなトンネル開口
部を用いることにより、最小寸法のトンネル領域が得ら
れることである。例えば、０．５μｍ×０．５μｍより
も面積が大きなトンネル開口部を装置にパターニングす
ることにより、０．５μｍ×０．５μｍのトンネル領域
を形成することができる。本発明のトンネル領域は、ト
ンネル開口部２８と能動領域１２との重なりにより規定
されるので、最小トンネル領域はトンネル開口部の最小
寸法と、能動領域の最小寸法とにより決定される。図１
を参照すると、トンネル領域３０は、トンネル開口部２
８の長さと、トンネル開口部に重なる能動領域１２の幅
により決まる。従って、トンネル開口部、能動領域また
はその両方の寸法を変更することにより、トンネル領域
を調整することができる。
【００２０】本発明による、能動領域とフィールド分離
領域の両方に重なるトンネル開口部を有するＥＥＰＲＯ
Ｍセルは、他のＥＥＰＲＯＭ装置の作成に従来は実行さ
れていなかった処理技術を必要とする。他の方法と同様
に、トンネル開口部２８を用いて図２のゲート誘電体２
６などのゲート誘電体をパターニングする。しかし、ト
ンネル開口部がフィールド分離領域１４の一部に重なる
ので、分離領域も、ゲート誘電体の部分を除去するため
に用いられるエッチングを受けることになる。エッチン
グの程度が、フィールド分離領域１４より下にトンネル
注入領域２０を残さない程度のものでなければ、フィー
ルド分離領域をエッチングしても必ずしも害はない。残
っている場合は、装置の動作中に電流漏洩が起こる可能
性がある。図１のレイアウトでは、トンネル注入領域２
０は、能動領域１２とフィールド分離領域１４の両方に
重なる。前述のように、装置内にトンネル注入領域を実
際に形成する注入された不純物原子はフィールド分離領
域１４に阻まれて、被ドーピング領域は能動領域１２内
だけになる。言い換えれば、装置内のトンネル注入領域
はフィールド分離領域と自己整合する。注入領域内に不
純物原子が外方拡散すると、トンネル注入領域の部分が
フィールド分離領域の下になる。フィールド分離領域を
エッチングすることにより、エッチングの程度によって
は、トンネル注入はフィールド分離領域より下にはなら
ない。フィールド分離領域が、トンネル注入領域の端に
重ならなければ、接合部がフィールド分離領域の下では
なく、薄い誘電体の下にあるために、セル書き込み中の
電流漏洩は起こらない。
領域の両方に重なるトンネル開口部を有するＥＥＰＲＯ
Ｍセルは、他のＥＥＰＲＯＭ装置の作成に従来は実行さ
れていなかった処理技術を必要とする。他の方法と同様
に、トンネル開口部２８を用いて図２のゲート誘電体２
６などのゲート誘電体をパターニングする。しかし、ト
ンネル開口部がフィールド分離領域１４の一部に重なる
ので、分離領域も、ゲート誘電体の部分を除去するため
に用いられるエッチングを受けることになる。エッチン
グの程度が、フィールド分離領域１４より下にトンネル
注入領域２０を残さない程度のものでなければ、フィー
ルド分離領域をエッチングしても必ずしも害はない。残
っている場合は、装置の動作中に電流漏洩が起こる可能
性がある。図１のレイアウトでは、トンネル注入領域２
０は、能動領域１２とフィールド分離領域１４の両方に
重なる。前述のように、装置内にトンネル注入領域を実
際に形成する注入された不純物原子はフィールド分離領
域１４に阻まれて、被ドーピング領域は能動領域１２内
だけになる。言い換えれば、装置内のトンネル注入領域
はフィールド分離領域と自己整合する。注入領域内に不
純物原子が外方拡散すると、トンネル注入領域の部分が
フィールド分離領域の下になる。フィールド分離領域を
エッチングすることにより、エッチングの程度によって
は、トンネル注入はフィールド分離領域より下にはなら
ない。フィールド分離領域が、トンネル注入領域の端に
重ならなければ、接合部がフィールド分離領域の下では
なく、薄い誘電体の下にあるために、セル書き込み中の
電流漏洩は起こらない。
【００２１】電流漏洩という潜在的な問題を克服するた
めに、注入の段階を追加して、接合部がフィールド分離
領域１４の下に留まるようにする。図３に示されるよう
に、トンネル注入領域２０はフィールド分離領域１４と
自己整合する。トンネル注入領域２０上には、トンネル
誘電体３２があり、これは従来の方法、例えばゲート誘
電体２６（図２参照）にトンネル開口部２８をパターニ
ングして、その後でパターニングされた領域に薄いトン
ネル誘電体３２を成長することにより形成される。例え
ば、トンネル誘電体３２は、シリコン基板上に熱成長し
た二酸化シリコン（ＳｉＯ２）でもよい。前述のよう
に、トンネル開口部２８を用いてゲート誘電体２６をパ
ターニングすると、フィールド分離領域１４はゲート誘
電体を除去するために用いられるエッチングを受ける。
この場合、フィールド分離領域１４の端はトンネル注入
領域２０から引き離される。エッチングの結果として、
フィールド分離領域の下から効果的に動かされた接合部
を補償するために、追加的な注入−−これはパッチ注入
と呼ぶのが適切である−−を実行する。パッチ注入によ
り、図３に示されるように被拡散領域３４が形成され、
これが接合部をフィールド分離領域１４下に押し戻す。
パッチ注入を行う適切な時点は、トンネル開口部２８の
パターニング後であって、実際にパターンをゲート誘電
体２６に転写する前である。ただしこれらはいずれも、
浮動ゲート２２と制御ゲート２４を形成する前に行われ
る。このように、基板のドーピングは、トンネル開口部
と能動領域との重なった部分にしか起こらない。言い換
えれば、トンネル領域内とその周辺にしか起こらない。
パッチ注入のドーピング濃度は、トンネル注入と同じで
ある必要はなく、実際にはより低い方が好ましい。例え
ば、トンネル注入領域２０は、３×１０１４イオン／ｃ
ｍ２のオーダーのドーピング・イオン濃度をもつが、パ
ッチ注入の濃度は、１×１０１４イオン／ｃｍ２程度で
ある。さらにトンネル注入とパッチ注入とは、同じドー
ピング種を用いる必要はないが、もちろん同じ導電型の
種が必要である。
めに、注入の段階を追加して、接合部がフィールド分離
領域１４の下に留まるようにする。図３に示されるよう
に、トンネル注入領域２０はフィールド分離領域１４と
自己整合する。トンネル注入領域２０上には、トンネル
誘電体３２があり、これは従来の方法、例えばゲート誘
電体２６（図２参照）にトンネル開口部２８をパターニ
ングして、その後でパターニングされた領域に薄いトン
ネル誘電体３２を成長することにより形成される。例え
ば、トンネル誘電体３２は、シリコン基板上に熱成長し
た二酸化シリコン（ＳｉＯ２）でもよい。前述のよう
に、トンネル開口部２８を用いてゲート誘電体２６をパ
ターニングすると、フィールド分離領域１４はゲート誘
電体を除去するために用いられるエッチングを受ける。
この場合、フィールド分離領域１４の端はトンネル注入
領域２０から引き離される。エッチングの結果として、
フィールド分離領域の下から効果的に動かされた接合部
を補償するために、追加的な注入−−これはパッチ注入
と呼ぶのが適切である−−を実行する。パッチ注入によ
り、図３に示されるように被拡散領域３４が形成され、
これが接合部をフィールド分離領域１４下に押し戻す。
パッチ注入を行う適切な時点は、トンネル開口部２８の
パターニング後であって、実際にパターンをゲート誘電
体２６に転写する前である。ただしこれらはいずれも、
浮動ゲート２２と制御ゲート２４を形成する前に行われ
る。このように、基板のドーピングは、トンネル開口部
と能動領域との重なった部分にしか起こらない。言い換
えれば、トンネル領域内とその周辺にしか起こらない。
パッチ注入のドーピング濃度は、トンネル注入と同じで
ある必要はなく、実際にはより低い方が好ましい。例え
ば、トンネル注入領域２０は、３×１０１４イオン／ｃ
ｍ２のオーダーのドーピング・イオン濃度をもつが、パ
ッチ注入の濃度は、１×１０１４イオン／ｃｍ２程度で
ある。さらにトンネル注入とパッチ注入とは、同じドー
ピング種を用いる必要はないが、もちろん同じ導電型の
種が必要である。
【００２２】電流漏洩を回避する別の方法もある。パッ
チ注入を行わずに、トンネル注入領域２０を形成するた
めに用いる注入ステップを調整することが可能で、また
別の従来の加工ステップを変更してトンネル注入領域２
０の充分な外方拡散を行う。トンネル注入領域２０の適
切な外方拡散により、分離領域がエッチ・バックされて
も接合部をフィールド分離領域１４下に置くことが可能
である。トンネル注入領域を充分に外方拡散する１つの
方法として、注入濃度を通常よりも濃くする方法があ
る。例えば、３×１０１４イオン／ｃｍ２の濃度の代わ
りに、１×１０１５イオン／ｃｍ２のオーダーの濃度の
高い注入を用いると、電流漏洩量を減少させることがで
きる。濃度の高いトンネル注入を用いる以外にも、他の
処理パラメータを変更して、トンネル注入領域の外方拡
散に影響を与えることもできる。例えばさまざまな熱サ
イクルの長さおよび／または温度を調整する方法などが
ある。
チ注入を行わずに、トンネル注入領域２０を形成するた
めに用いる注入ステップを調整することが可能で、また
別の従来の加工ステップを変更してトンネル注入領域２
０の充分な外方拡散を行う。トンネル注入領域２０の適
切な外方拡散により、分離領域がエッチ・バックされて
も接合部をフィールド分離領域１４下に置くことが可能
である。トンネル注入領域を充分に外方拡散する１つの
方法として、注入濃度を通常よりも濃くする方法があ
る。例えば、３×１０１４イオン／ｃｍ２の濃度の代わ
りに、１×１０１５イオン／ｃｍ２のオーダーの濃度の
高い注入を用いると、電流漏洩量を減少させることがで
きる。濃度の高いトンネル注入を用いる以外にも、他の
処理パラメータを変更して、トンネル注入領域の外方拡
散に影響を与えることもできる。例えばさまざまな熱サ
イクルの長さおよび／または温度を調整する方法などが
ある。
【００２３】本発明によりセル１０のようなＥＥＰＲＯ
Ｍセルを作成するための可能な製造手順を以下に示す。
例えばＬＯＣＯＳ法を用いてフィールド分離領域１４が
基板１１上に形成される。次に能動領域１２上に、犠牲
防食用誘電体（ｓａｃｒｉｆｉｃｉａｌ ｄｉｅｌｅｃ
ｔｒｉｃ）（図示せず）が形成されて、後のトンネル注
入ステップ中に基板を損傷から保護する。トンネル注入
領域２０を形成した後で、犠牲防食用誘電体は除去さ
れ、ゲート誘電体２６が能動領域１２上に形成される。
次に、例えばフォトレジスト材料内に、トンネル開口部
２８がパターニングされる。書き込み中の装置の電流漏
洩を制御したい場合は、この段階でパッチ注入を実行す
る。パッチ注入により、トンネル領域３０内とその周辺
に被拡散領域３４が形成される。パッチ注入後は、トン
ネル開口部をウェット・ケミカル・エッチングによりゲ
ート誘電体２６内に転写する。このエッチングはウィン
ドウ内の誘電体の部分を除去して、それにより能動領域
１２の一部を露出させる。次にトンネル誘電体３２が、
能動領域１２の露出された部分上に成長または被着され
る。多結晶シリコンなどの導電層が装置上に被着され、
パターニングされて浮動ゲート２２と選択ゲート３６と
が形成される。前述のように、ＥＥＰＲＯＭ装置内の選
択トランジスタは、書き込みまたは消去される個々のセ
ルを選択するために用いられることが多い。浮動ゲート
と選択ゲートとが形成されると、セルに自己整列イオン
注入を行い、ドレーン領域１６、ソース／ドレーン領域
１７およびソース領域１８を形成する。誘電層３８によ
り浮動ゲート電極と選択ゲート電極とを充分に絶縁した
後で、制御ゲート２４を形成するために用いられるよう
なその他の導電層を被着する。図２に示されるようなＥ
ＥＰＲＯＭセル１０が形成されると、装置の作成は、通
常用いられる層間誘電体、接触メタライゼーションおよ
びパッシベーション層の被着とエッチングを除きほぼ完
了する。セル１０を完全に完成させるために必要な別の
ステップは、当技術では既知のものでありここでは詳述
しない。
Ｍセルを作成するための可能な製造手順を以下に示す。
例えばＬＯＣＯＳ法を用いてフィールド分離領域１４が
基板１１上に形成される。次に能動領域１２上に、犠牲
防食用誘電体（ｓａｃｒｉｆｉｃｉａｌ ｄｉｅｌｅｃ
ｔｒｉｃ）（図示せず）が形成されて、後のトンネル注
入ステップ中に基板を損傷から保護する。トンネル注入
領域２０を形成した後で、犠牲防食用誘電体は除去さ
れ、ゲート誘電体２６が能動領域１２上に形成される。
次に、例えばフォトレジスト材料内に、トンネル開口部
２８がパターニングされる。書き込み中の装置の電流漏
洩を制御したい場合は、この段階でパッチ注入を実行す
る。パッチ注入により、トンネル領域３０内とその周辺
に被拡散領域３４が形成される。パッチ注入後は、トン
ネル開口部をウェット・ケミカル・エッチングによりゲ
ート誘電体２６内に転写する。このエッチングはウィン
ドウ内の誘電体の部分を除去して、それにより能動領域
１２の一部を露出させる。次にトンネル誘電体３２が、
能動領域１２の露出された部分上に成長または被着され
る。多結晶シリコンなどの導電層が装置上に被着され、
パターニングされて浮動ゲート２２と選択ゲート３６と
が形成される。前述のように、ＥＥＰＲＯＭ装置内の選
択トランジスタは、書き込みまたは消去される個々のセ
ルを選択するために用いられることが多い。浮動ゲート
と選択ゲートとが形成されると、セルに自己整列イオン
注入を行い、ドレーン領域１６、ソース／ドレーン領域
１７およびソース領域１８を形成する。誘電層３８によ
り浮動ゲート電極と選択ゲート電極とを充分に絶縁した
後で、制御ゲート２４を形成するために用いられるよう
なその他の導電層を被着する。図２に示されるようなＥ
ＥＰＲＯＭセル１０が形成されると、装置の作成は、通
常用いられる層間誘電体、接触メタライゼーションおよ
びパッシベーション層の被着とエッチングを除きほぼ完
了する。セル１０を完全に完成させるために必要な別の
ステップは、当技術では既知のものでありここでは詳述
しない。
【００２４】
【発明の効果】ここに含まれる以上の説明と図面とは、
本発明による多くの利点を示す。特に、ＥＥＰＲＯＭ装
置の能動領域とフィールド分離領域の両方に重なるトン
ネル開口部を採用することにより、最小のトンネル領域
と、浮動ゲート下の最小能動領域とが設定される。本発
明においては、トンネル領域はトンネル領域を規定する
ために用いられるトンネル開口部よりも実際には小さく
なっており、そのためにセルの作成は制御することが困
難な誘電エッチング・プロセスではなくリソグラフの能
力によって制限されることになる。このために、既存の
ＥＥＰＲＯＭ装置に比較して、より均一に規定されたト
ンネル領域が得られ、そのためにより一貫した装置の性
能と信頼性とが得られる。本発明の別の利点は、トンネ
ル領域を規定するために必要なものよりも大きな能動領
域を形成する必要がなく、そのために全体のセルの寸法
がより小さくなり、浮動ゲートと基板との容量が小さく
なることである。大半の既存のＥＥＰＲＯＭ装置は、ト
ンネル領域を規定するトンネル開口部の位置合わせミス
があった場合にそれを相殺する「余分な」能動領域を設
けなければならず、そのためにより大きなレイアウト面
積を必要とする。本発明は、トンネル開口部と能動領域
との間の重なりとして規定されるトンネル領域を有する
ので、トンネル領域を能動領域内に形成するための「余
分な」能動領域が必要ない。「余分な」能動領域を排除
することにより、言い換えれば浮動ゲート電極下の能動
領域全体を小さくすることにより、浮動ゲートと基板と
の容量（Ｃ２）が減少して容量結合比（Ｋｃｒ）はより
大きくなる。
本発明による多くの利点を示す。特に、ＥＥＰＲＯＭ装
置の能動領域とフィールド分離領域の両方に重なるトン
ネル開口部を採用することにより、最小のトンネル領域
と、浮動ゲート下の最小能動領域とが設定される。本発
明においては、トンネル領域はトンネル領域を規定する
ために用いられるトンネル開口部よりも実際には小さく
なっており、そのためにセルの作成は制御することが困
難な誘電エッチング・プロセスではなくリソグラフの能
力によって制限されることになる。このために、既存の
ＥＥＰＲＯＭ装置に比較して、より均一に規定されたト
ンネル領域が得られ、そのためにより一貫した装置の性
能と信頼性とが得られる。本発明の別の利点は、トンネ
ル領域を規定するために必要なものよりも大きな能動領
域を形成する必要がなく、そのために全体のセルの寸法
がより小さくなり、浮動ゲートと基板との容量が小さく
なることである。大半の既存のＥＥＰＲＯＭ装置は、ト
ンネル領域を規定するトンネル開口部の位置合わせミス
があった場合にそれを相殺する「余分な」能動領域を設
けなければならず、そのためにより大きなレイアウト面
積を必要とする。本発明は、トンネル開口部と能動領域
との間の重なりとして規定されるトンネル領域を有する
ので、トンネル領域を能動領域内に形成するための「余
分な」能動領域が必要ない。「余分な」能動領域を排除
することにより、言い換えれば浮動ゲート電極下の能動
領域全体を小さくすることにより、浮動ゲートと基板と
の容量（Ｃ２）が減少して容量結合比（Ｋｃｒ）はより
大きくなる。
【００２５】このように、本発明により、フィールド分
離領域に重なるトンネル開口部を有し、前記の必要性と
利点とを充分に満足させるＥＥＰＲＯＭセルが提供され
たことは明白である。本発明は、特定の実施例に関して
説明および図示されたが、本発明はこれらの図示された
実施例に限られるものではない。本発明の精神から逸脱
することなく変更と変形とを行うことができることを当
業者には理解いただけよう。たとえば、本発明は、説明
および図示された特定のＥＥＰＲＯＭセルのレイアウト
に限定されるものではなく、任意のＥＥＰＲＯＭセル内
に実現することができる。さらに、本発明は説明された
特定の処理技術のいずれにも限定されない。当業者には
おわかりであろうが、作成に関して多くの代替例が存在
する。そのため、本発明は添付の請求項の範囲に入るこ
のようなすべての変形と変更とを含むものとする。
離領域に重なるトンネル開口部を有し、前記の必要性と
利点とを充分に満足させるＥＥＰＲＯＭセルが提供され
たことは明白である。本発明は、特定の実施例に関して
説明および図示されたが、本発明はこれらの図示された
実施例に限られるものではない。本発明の精神から逸脱
することなく変更と変形とを行うことができることを当
業者には理解いただけよう。たとえば、本発明は、説明
および図示された特定のＥＥＰＲＯＭセルのレイアウト
に限定されるものではなく、任意のＥＥＰＲＯＭセル内
に実現することができる。さらに、本発明は説明された
特定の処理技術のいずれにも限定されない。当業者には
おわかりであろうが、作成に関して多くの代替例が存在
する。そのため、本発明は添付の請求項の範囲に入るこ
のようなすべての変形と変更とを含むものとする。
【図１】本発明によるＥＥＰＲＯＭセルのレイアウトで
ある。
ある。
【図２】セルを実際の装置内に作成した場合の、図１の
ＥＥＰＲＯＭセルを直線２−２で切断した断面図であ
る。
ＥＥＰＲＯＭセルを直線２−２で切断した断面図であ
る。
【図３】セルを実際の装置内に作成した場合の、図１の
ＥＥＰＲＯＭセルを直線３−３で切断した断面図であ
る。
ＥＥＰＲＯＭセルを直線３−３で切断した断面図であ
る。
１０ ＥＥＰＲＯＭセル １２ 能動領域 １４ フィールド分離領域 １６ ドレーン領域 １７ ソース／ドレーン領域 １８ ソース領域 ２０ トンネル注入領域 ２２ 浮動ゲート ２４ 制御ゲート ２８ トンネル開口部 ３０ トンネル領域 ３６ 選択ゲート
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 16/04 (72)発明者 ミン−ビン・チャン アメリカ合衆国カリフォルニア州95051、 サンタ・クララ、グラナダ・アベニュー 3500 ＃186
Claims (3)
- 【請求項１】 ＥＥＰＲＯＭセルであって：能動領域
（１２）と、フィールド分離領域（１４）とを有する半
導体基板（１１）；前記基板の前記能動領域内に形成さ
れたソース領域（１８）とドレーン領域（１６／１
７）；浮動ゲート装置であって：前記基板のトンネル注
入開口部（図１の２０）と前記能動領域との重なりによ
り規定されるトンネル注入領域（図２および図３の２
０）；前記基板の前記トンネル注入領域と前記フィール
ド分離領域の両方に重なるトンネル開口部（２８）；前
記能動領域と前記トンネル開口部との重なりとして規定
されるトンネル領域（３０）；前記トンネル領域の上に
あり、第１誘電層（２６）により前記基板から分離され
る浮動ゲート電極（２２）；前記浮動ゲート電極の上に
あり、第２誘電層（３８）により前記浮動ゲート電極か
ら分離される制御ゲート電極（２４）；および前記ソー
ス領域と前記トンネル注入領域との間の前記基板の前記
能動領域内にあり、前記浮動ゲート電極の下にあるチャ
ンネル領域（２３）；を備えた浮動ゲート装置；および
前記浮動ゲート装置と直列の選択トランジスタ（３６，
１７，１６）；を具備することを特徴とするＥＥＰＲＯ
Ｍセル。 - 【請求項２】 ＥＥＰＲＯＭセルを作成する方法であっ
て：基板材料（１１）を設ける段階；前記基板材料の能
動領域（１２）とフィールド分離領域（１４）とを規定
する段階；前記基板材料の前記能動領域内にトンネル注
入領域（２０）を形成する段階；前記基板材料の前記能
動領域上に、前記トンネル注入領域の上にあるゲート誘
電層（２６）を形成する段階；前記トンネル注入領域の
上にある前記ゲート誘電層の一部を除去して前記能動領
域の一部を露出させる段階であって、前記の除去された
ゲート誘電層の前記部分は、前記基板材料の前記能動領
域と前記フィールド分離領域との両方に重なるトンネル
開口部（２８）により規定される段階；前記能動領域の
前記の露出された部分上にトンネル誘電体（３２）を形
成する段階であって、前記トンネル誘電体がトンネル領
域（３０）を規定する段階；および前記トンネル誘電体
の上にある浮動ゲート電極（２２）を形成する段階；を
具備することを特徴とするＥＥＰＲＯＭセルを作成する
方法。 - 【請求項３】 ＥＥＰＲＯＭセル・レイアウト構造であ
って：能動領域（１２）；能動領域でないすべての領域
を包含するフィールド分離領域（１４）；前記能動領域
と前記フィールド分離領域との両方に重なる浮動ゲート
領域（２２）； 前記能動領域と前記フィールド分離領
域の両方に重なり、前記浮動ゲート領域内に含まれるト
ンネル開口部（２８）；および前記トンネル開口部と前
記能動領域との重なりにより規定されるトンネル領域
（３０）；を具備することを特徴とするＥＥＰＲＯＭセ
ル・レイアウト構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US773,791 | 1991-10-09 | ||
| US07/773,791 US5273923A (en) | 1991-10-09 | 1991-10-09 | Process for fabricating an EEPROM cell having a tunnel opening which overlaps field isolation regions |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206479A true JPH05206479A (ja) | 1993-08-13 |
Family
ID=25099312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4285255A Pending JPH05206479A (ja) | 1991-10-09 | 1992-09-30 | フィールド分離領域に重なるトンネル開口部を有するｅｅｐｒｏｍセル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5273923A (ja) |
| JP (1) | JPH05206479A (ja) |
| KR (1) | KR930009074A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100876A (ja) * | 2009-11-06 | 2011-05-19 | Asahi Kasei Electronics Co Ltd | Ｐチャネル型不揮発性メモリ及び半導体装置、ｐチャネル型不揮発性メモリの製造方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1252214B (it) * | 1991-12-13 | 1995-06-05 | Sgs Thomson Microelectronics | Procedimento per la definizione di porzioni di ossido sottile particolarmente per celle di memoria a sola lettura programmabili e cancellabile elettricamente. |
| EP0591599B1 (en) * | 1992-09-30 | 2001-12-19 | STMicroelectronics S.r.l. | Method of fabricating integrated devices, and integrated device produced thereby |
| US5404037A (en) * | 1994-03-17 | 1995-04-04 | National Semiconductor Corporation | EEPROM cell with the drain diffusion region self-aligned to the tunnel oxide region |
| US5376572A (en) * | 1994-05-06 | 1994-12-27 | United Microelectronics Corporation | Method of making an electrically erasable programmable memory device with improved erase and write operation |
| US5516713A (en) * | 1994-09-06 | 1996-05-14 | United Microelectronics Corporation | Method of making high coupling ratio NAND type flash memory |
| US5554551A (en) * | 1994-11-23 | 1996-09-10 | United Microelectronics Corporation | Method of manufacture of an EEPROM cell with self-aligned thin dielectric area |
| JP3461998B2 (ja) * | 1995-03-24 | 2003-10-27 | セイコーインスツルメンツ株式会社 | 電気的書き換え可能な半導体不揮発性メモリ装置とその製造方法 |
| JPH08330454A (ja) * | 1995-06-02 | 1996-12-13 | Sony Corp | 浮遊ゲート型不揮発性半導体記憶装置 |
| EP0752721B1 (en) * | 1995-06-29 | 2009-04-29 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory and driving method and fabrication method of the same |
| US5877054A (en) * | 1995-06-29 | 1999-03-02 | Sharp Kabushiki Kaisha | Method of making nonvolatile semiconductor memory |
| JP3366173B2 (ja) * | 1995-07-31 | 2003-01-14 | シャープ株式会社 | 不揮発性半導体メモリの製造方法 |
| DE19614010C2 (de) * | 1996-04-09 | 2002-09-19 | Infineon Technologies Ag | Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten Lawinendurchbruch basierender Stromverstärkung und Verfahren zu dessen Herstellung |
| DE19620032C2 (de) * | 1996-05-17 | 1998-07-09 | Siemens Ag | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren |
| JPH10270578A (ja) * | 1997-03-27 | 1998-10-09 | Seiko Instr Inc | 半導体装置及びその製造方法 |
| US5960285A (en) * | 1997-06-24 | 1999-09-28 | United Semiconductor Corp. | Flash EEPROM device |
| US6171907B1 (en) * | 1997-12-19 | 2001-01-09 | Nexflash Technologies, Inc. | Method for fabricating tunnel window in EEPROM cell with reduced cell pitch |
| US6274900B1 (en) | 1998-01-05 | 2001-08-14 | Texas Instruments Incorporated | Semiconductor device architectures including UV transmissive nitride layers |
| US6492675B1 (en) | 1998-01-16 | 2002-12-10 | Advanced Micro Devices, Inc. | Flash memory array with dual function control lines and asymmetrical source and drain junctions |
| US6001689A (en) * | 1998-01-16 | 1999-12-14 | Advanced Micro Devices, Inc. | Process for fabricating a flash memory with dual function control lines |
| US6057193A (en) * | 1998-04-16 | 2000-05-02 | Advanced Micro Devices, Inc. | Elimination of poly cap for easy poly1 contact for NAND product |
| US6232633B1 (en) | 1998-06-08 | 2001-05-15 | International Business Machines Corporation | NVRAM cell using sharp tip for tunnel erase |
| EP0986100B1 (en) * | 1998-09-11 | 2010-05-19 | STMicroelectronics Srl | Electronic device comprising EEPROM memory cells, HV transistors, and LV transistors with silicided junctions, as well as manufacturing method thereof |
| JP3314807B2 (ja) | 1998-11-26 | 2002-08-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6168995B1 (en) * | 1999-01-12 | 2001-01-02 | Lucent Technologies Inc. | Method of fabricating a split gate memory cell |
| US6313500B1 (en) * | 1999-01-12 | 2001-11-06 | Agere Systems Guardian Corp. | Split gate memory cell |
| US6087695A (en) * | 1999-08-20 | 2000-07-11 | Worldwide Semiconductor Mfg | Source side injection flash EEPROM memory cell with dielectric pillar and operation |
| KR100302190B1 (ko) | 1999-10-07 | 2001-11-02 | 윤종용 | 이이피롬 소자 및 그 제조방법 |
| KR100323873B1 (ko) * | 1999-12-27 | 2002-02-16 | 박종섭 | 플래쉬 메모리 소자의 제조방법 |
| US6525962B1 (en) * | 2000-04-05 | 2003-02-25 | Cypress Semiconductor Corporation | High current and/or high speed electrically erasable memory cell for programmable logic devices |
| KR20030014866A (ko) * | 2001-08-13 | 2003-02-20 | 주식회사 동원에프앤비 | 김치찌개 캔 및 그 제조방법 |
| KR20030018129A (ko) * | 2001-08-27 | 2003-03-06 | 김순자 | 김치찌개 통조림 및 그 가공방법 |
| US6989551B2 (en) * | 2001-11-02 | 2006-01-24 | Lattice Semiconductor Corporation | Test structure for determining a minimum tunnel opening size in a non-volatile memory |
| CN100461424C (zh) * | 2003-12-30 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体集成电路隧道氧化窗口区域设计的结构及方法 |
| KR100618843B1 (ko) * | 2004-07-12 | 2006-09-01 | 삼성전자주식회사 | 비휘발성 반도체 메모리 소자 및 그 제조방법 |
| KR100823164B1 (ko) * | 2006-11-15 | 2008-04-18 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
| KR20100002708A (ko) * | 2008-06-30 | 2010-01-07 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| US9263272B2 (en) * | 2012-04-24 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate electrodes with notches and methods for forming the same |
| CN105336740B (zh) * | 2014-08-13 | 2019-11-19 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4460979A (en) * | 1982-05-19 | 1984-07-17 | Honeywell Inc. | Memory cell |
| US4701776A (en) * | 1983-08-29 | 1987-10-20 | Seeq Technology, Inc. | MOS floating gate memory cell and process for fabricating same |
| JPH065742B2 (ja) * | 1983-11-17 | 1994-01-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4698787A (en) * | 1984-11-21 | 1987-10-06 | Exel Microelectronics, Inc. | Single transistor electrically programmable memory device and method |
| JPS6362382A (ja) * | 1986-09-03 | 1988-03-18 | Nec Corp | 浮遊ゲ−ト型不揮発性半導体記憶装置およびその製造方法 |
| US5077230A (en) * | 1990-08-03 | 1991-12-31 | Intel Corporation | Method for improving erase characteristics of buried bit line flash EPROM devices by use of a thin nitride layer formed during field oxide growth |
-
1991
- 1991-10-09 US US07/773,791 patent/US5273923A/en not_active Expired - Fee Related
-
1992
- 1992-09-30 JP JP4285255A patent/JPH05206479A/ja active Pending
- 1992-10-08 KR KR1019920018531A patent/KR930009074A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100876A (ja) * | 2009-11-06 | 2011-05-19 | Asahi Kasei Electronics Co Ltd | Ｐチャネル型不揮発性メモリ及び半導体装置、ｐチャネル型不揮発性メモリの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5273923A (en) | 1993-12-28 |
| KR930009074A (ko) | 1993-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206479A (ja) | フィールド分離領域に重なるトンネル開口部を有するｅｅｐｒｏｍセル | |
| US5070032A (en) | Method of making dense flash eeprom semiconductor memory structures | |
| US6764905B2 (en) | Method of manufacturing a scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate | |
| US6274902B1 (en) | Nonvolatile floating gate memory with improved interpoly dielectric | |
| US5021848A (en) | Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof | |
| JPH04215481A (ja) | 三次元無接点不揮発性メモリセル及びその製造方法 | |
| US5289026A (en) | Asymmetric floating gate overlap for improved device characteristics in buried bit-line devices | |
| US6436766B1 (en) | Process for fabricating high density memory cells using a polysilicon hard mask | |
| US6362045B1 (en) | Method to form non-volatile memory cells | |
| US6168995B1 (en) | Method of fabricating a split gate memory cell | |
| EP1506573B1 (en) | Manufacturing method for ultra small thin windows in floating gate transistors | |
| US6020237A (en) | Method of reducing dielectric damage due to charging in the fabrication of stacked gate structures | |
| US6429076B2 (en) | Flash EPROM memory cell having increased capacitive coupling and method of manufacture thereof | |
| US6649967B2 (en) | Non-volatile memory device with a floating gate having a tapered protrusion | |
| US6399446B1 (en) | Process for fabricating high density memory cells using a metallic hard mask | |
| US6174771B1 (en) | Split gate flash memory cell with self-aligned process | |
| US6046085A (en) | Elimination of poly stringers with straight poly profile | |
| US6110779A (en) | Method and structure of etching a memory cell polysilicon gate layer using resist mask and etched silicon oxynitride | |
| JPH04212472A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US5789295A (en) | Method of eliminating or reducing poly1 oxidation at stacked gate edge in flash EPROM process | |
| US6121116A (en) | Flash memory device isolation method and structure | |
| US5057446A (en) | Method of making an EEPROM with improved capacitive coupling between control gate and floating gate | |
| US6486029B1 (en) | Integration of an ion implant hard mask structure into a process for fabricating high density memory cells | |
| JPH0855923A (ja) | 半導体メモリ素子の製造方法 | |
| US5151760A (en) | Integrated circuit with improved capacitive coupling |