KR930009070A - 반도체 메모리장치의 제조방법 - Google Patents
반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR930009070A KR930009070A KR1019910018682A KR910018682A KR930009070A KR 930009070 A KR930009070 A KR 930009070A KR 1019910018682 A KR1019910018682 A KR 1019910018682A KR 910018682 A KR910018682 A KR 910018682A KR 930009070 A KR930009070 A KR 930009070A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- semiconductor memory
- memory device
- current prevention
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims abstract 11
- 230000002265 prevention Effects 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 2
- 238000005121 nitriding Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기판내에, 트랜치 측벽에 누설방지막을 구비한 트랜치형 캐패시터를 포함하고 있는 반도체 메모리장치에 있어서, 상기 트랜치 측벽에 존재하는 자연산화막을 질화시키는 공정과 상기 자연산화막이 질화된 막위에 누설전류르 마기기 위한 산화막을 형성하는 공정과 상기 사전감광액을 에치백(etch back)하여 트랜치 내부에만 남기는 공정과 상기 트랜치 내부에 남아 있는 사진감광액을 제거한 후 불순물이 도우프된 다결정실리콘층을 형성하는 것을 그 특징으로 한다. 이러한 상기 공정에 의해 제조된 반도체 메모리장치는 제조 공정에서 발생할 수 있는 결함을 최소화시킴으로써 종래 기술에 의해 제조된 반도체 메모리장치보다 신뢰성이 높고, 열사이클에 대한 영향을 감소시켜 기존의 제조공정순서의 변경이 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 및 제3G도는 본 발명에 의한 트랜치 측벽 누설전류방지막의 일실시예를 도시한 제조공정 순서 단면도.
제4A도 및 제4C도는 본 발명에 의한 트랜치 측벽 누설전류방지막의 다른 실시예를 도시한 제조공정 순서 단면도.
제5도는 본 발명의 누설 전류 방지막을 사용하여 제조된 스택-트랜치병합형 캐패시터의 단면도.
제6도는 본 발명의 누설전류방지막을 사용하여 제조된 다른 스택-트랜치형 캐패시터의 단면도.
제7A도 내지 제7C도는 본 발명에 의한 또 다른 실시예의 공정을 일부 도시한 제조공정 순서도.
Claims (7)
- 반도체 기판내의 트랜치 측벽에 누설전류방지막을 구비한 트랜치형 캐패시터를 포함하고 있는 반도체 메모리장치에 있어서, 상기 트랜치 측벽에 존재하는 자연산화막을 질화시키는 공정; 상기 결과물 전면에 누설전류방지막을 형성하는 공정; 상기 누설전류방지막 위해 사진감광막을 도포하여 트랜치 내부에 감광막을 채우는 공정; 상기 사진감광막의 전면을 제거하여 트랜치 내부에만 감광막을 남기는 공정; 상기 트랜치 내부에 남아 있는 사진감광막을 마스크로 하여 액티브영역위에 누설전류방지막을 식각하여 트랜지스터의 드레인 및 소오스 영역을 노출시키는 공정; 및 상기 트랜치내부에 잔류하는 사진감광막을 제거한 후 불순물이 도우프된 다결정실리콘층을 형성하는 공정을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 트랜치 측벽의 자연산화막을 질화시키는 NH3가스나 N2O가스를 사용하여 질화시키는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제2항에 있어서, 트랜치 측벽의 자연산화막을 질화시키기 위해 핫월튜브나 RTP장비를 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기의 누설절류방지막을 CVD 200Å~1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 트랜지스터의 소오스, 드레인 부위의 누설전류 방지막을 에치백으로 제거하여 액티브영역을 노출할 때 트랜치 내부의 누설전류방지막은 필링(Filling) 감광막에 의해 보호되어 제거되지 않는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 자연산화막을 질화시킨 후, 누설전류방지막을 형성하는 CVD산화막의 사용으로 열사이클에 대한 영향이 감소하여, 통상의 제조과정이 소자분리→트랜지스터→캐패시터의 제작 순서를 트랜치 캐패시터→소자분리→트랜지스터 및 소자분리→트랜치 캐패시터→트랜지스터의 순으로 바꾸어 제작할 수 있음을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 CVD산화막으로 LTO, HTO 및 TEOS산화막을 사용하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910018682A KR940006659B1 (ko) | 1991-10-23 | 1991-10-23 | 반도체 메모리장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910018682A KR940006659B1 (ko) | 1991-10-23 | 1991-10-23 | 반도체 메모리장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930009070A true KR930009070A (ko) | 1993-05-22 |
| KR940006659B1 KR940006659B1 (ko) | 1994-07-25 |
Family
ID=19321667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910018682A KR940006659B1 (ko) | 1991-10-23 | 1991-10-23 | 반도체 메모리장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006659B1 (ko) |
-
1991
- 1991-10-23 KR KR1019910018682A patent/KR940006659B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940006659B1 (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930009070A (ko) | 반도체 메모리장치의 제조방법 | |
| KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR950029850A (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR100223333B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20010019642A (ko) | 폴리실리콘 게이트의 식각 방법 | |
| KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
| KR970003549A (ko) | 반도체 소자의 제조방법 | |
| KR950021781A (ko) | 반도체 소자의 게이트 측벽 스페이서 형성 방법 | |
| KR970054243A (ko) | 반도체 소자의 제조방법 | |
| KR960039218A (ko) | 반도체소자 제조방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| JPH0457330A (ja) | 半導体装置 | |
| KR950024332A (ko) | 반도체 소자의 제조방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR970003704A (ko) | 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법 | |
| KR960026174A (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR960009204A (ko) | 이피롬의 제조방법 | |
| KR930009082A (ko) | 트랜치형 dram셀 제조방법 | |
| KR970008428A (ko) | Ldd구조를 가지는 반도체 장치의 제조방법 | |
| KR970023885A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR920015564A (ko) | 반도체 메모리소자의 제조방법 | |
| KR930020717A (ko) | Mos 소자의 스페이서 폭 조절방법 | |
| KR950021381A (ko) | 반도체 소자의 필드산화막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060630 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |