KR970008428A - Ldd구조를 가지는 반도체 장치의 제조방법 - Google Patents
Ldd구조를 가지는 반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR970008428A KR970008428A KR1019950021381A KR19950021381A KR970008428A KR 970008428 A KR970008428 A KR 970008428A KR 1019950021381 A KR1019950021381 A KR 1019950021381A KR 19950021381 A KR19950021381 A KR 19950021381A KR 970008428 A KR970008428 A KR 970008428A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- oxidation step
- oxide film
- manufacturing
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract 18
- 239000012535 impurity Substances 0.000 claims abstract 6
- 150000002500 ions Chemical class 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 6
- 238000005530 etching Methods 0.000 claims abstract 4
- 230000001590 oxidative effect Effects 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims 4
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
신뢰도 높은 LDD구조를 가지는 반도체 장치의 제조방법에 관해 개시한다. LDD(lightly doped drain)구조를 가지는 반도체장치를 제조하는 방법에 있어서, 반도체 기판위에 형성된 게이트 산화막위에 게이트 전극을 형성하는 단계, 상기 게이트전극을 산화시키는 제1산화단게, 상기 산화된 게이트 전극을 도핑 마스크로 하여 고농도의 불순물 이온을 주입하여 소오스/드레인 영역을 형성하는 단계, 상기 제1산화단계에 의해 형성된 게이트 전극의 산화막을 식각하는 단계, 상기 결과물을 전면 재산화하는 제2산화단계 및 상기 제2산화단계에 의해 산화된 기판 표면을 완충 산화막으로 게이트 전극과 그 측벽에 형성된 산화막을 도핑 마스크로 하여 저농도의 불순물 이온을 주입하여 LDD소오스/드레인 영역을 형성하는 단계를구비하는 것을 특징으로 하는 반도체 장치의 제조방법을 제공한다.
본 발명에 의하면, 포토리소그래피 장치의 해상도 한계보다 작은 임계치수를 가지는 게이트 전극을 형성할 수 있으며, 게이트 전극과 LDD소오스/드레인 영역이 오버랩된 폭을 균일하게 형성할 수 있으며, 얕은 접합의 구현과 유지가 용이하게 되어 반도체 장치의 신뢰도를 높일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 제1실시예에 의한 LDD구조를 가지는 반도체 장치의 제조방법을 설명하기 위해 도시한 단면도들이다.
Claims (9)
- LDD(lightly doped drain)구조를 가지는 반도체 장치를 제조하는 방법에 있어서, 반도체 기판위에 형성된게이트 산화막위에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 산화시키는 제1산화단계; 상기 산화된 게이트 전극을 도핑 마스크로 하여 고농도의 불순물 이온을 주입하여 소오스/드레인 영역을 형성하는 단계; 상기 제1산화단계에 의해형성된 게이트 전극의 산화막을 식각하는 단계; 상기 결과물을 전면 재산화하는 제2산화단계; 및 상기 제2산화단계에 의해 산화된 기판 표면을 완충 산화막으로 게이트 전극과 그 측벽에 형성된 산화막을 도핑 마스크로 하여 저농도의 불순물이온을 주입하여 LDD 소오스/드레인 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서 , 상기 게이트 전극은 다결정 실리콘을 이용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1산화단계에 의해 형성되는 게이트 전극 산화막의 두께를 조절하여서 실제 게이트전극의 임계치수를 조절하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1산화단계에 의해 형성되는 게이트 전극산화막의 두께를 조절하여서 게이트 전극과 LDD 소오스/드레인 영역의 오버랩(overlap)폭을 조절하는 것을 측징으로 하는 반도체 장치의 제조방법.
- 제3항 또는 제4항에 있어서, 상기 제1산화단계에 의해 형성되는 게이트 전극 산화막의 두께를 500∼5000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기의 제1산화단계에 의해 형성된 게이트 전극의 산화막을 식각하는 방법은 건식식각으로 하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제2산화 단계는 열적 산화 또는 CVD(chemical vapor deosition)방법 중에서 어느 하나를 이용하여 행하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제7항에 있어서, 상기 방법에 의해 형성되는 산화막은 50∼1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- LDD(lightly doped drain)구조를 가지는 반도체 장치를 제조하는 방법에 있어서. 반도체 기판위에 형성된게이트 산화막위에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 도핑 마스크로 하여 고농도의 불순물 이온을 주입하여 소오스/드레인 영역을 형성하는 단계; 상기 게이트 전극을 산화시키는 제1산화단계; 상기 제1산화단계에 의해 형성된 게이트 전극의 산화막을 식가하는 단계; 상기 결과물을 전면 재산화하는 제2산화단계; 및 상기 제2산화단계에 의해 산화도니 기판 표면을 완충 산화막으로 게이트 전극과 그 측벽에 형성된 산화막을 도핑 마스크로 하여 저농도의 불순물 이온을 주입하여 LDD 소오스/드레인 영역을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950021381A KR0151076B1 (ko) | 1995-07-20 | 1995-07-20 | Ldd 구조를 가지는 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950021381A KR0151076B1 (ko) | 1995-07-20 | 1995-07-20 | Ldd 구조를 가지는 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008428A true KR970008428A (ko) | 1997-02-24 |
| KR0151076B1 KR0151076B1 (ko) | 1998-12-01 |
Family
ID=19421031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950021381A KR0151076B1 (ko) | 1995-07-20 | 1995-07-20 | Ldd 구조를 가지는 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0151076B1 (ko) |
-
1995
- 1995-07-20 KR KR1019950021381A patent/KR0151076B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0151076B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970054397A (ko) | 모스전계효과트랜지스터 제조방법 | |
| KR970004078A (ko) | 반도체소자 및 그 제조방법 | |
| KR970008428A (ko) | Ldd구조를 가지는 반도체 장치의 제조방법 | |
| KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR900001023A (ko) | 트랜치 분리를 이용한 eprom 셀 및 이의 제조방법 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR19990050035A (ko) | 트랜지스터의 형성 방법 | |
| KR19990026679A (ko) | 트랜지스터의 제조방법 | |
| KR100287872B1 (ko) | 반도체 소자의 제조방법 | |
| KR100444771B1 (ko) | 반도체장치의 제조방법 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR100221617B1 (ko) | 반도체장치의 제조방법 | |
| KR970053362A (ko) | 반도체 장치의 모스 트랜지스터 및 그 제조 방법 | |
| KR970053053A (ko) | 모스트랜지스터 제조 방법 | |
| KR940016902A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| JPH04162726A (ja) | 絶縁ゲート型電界効果半導体装置 | |
| KR970003940A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR19990040334A (ko) | 반도체장치의 제조방법 | |
| KR950021269A (ko) | 반도체 소자의 소오스/드레인 형성 방법 | |
| KR940010382A (ko) | 트랜지스터 제조방법 | |
| KR950009979A (ko) | 모스트랜지스터의 제조방법 | |
| KR980005881A (ko) | 반도체 소자의 제조방법 | |
| KR970054432A (ko) | 상승된 소오스 드레인을 갖는 트랜지스터의 제조 방법 | |
| KR980005418A (ko) | 반도체 소자의 제조 방법 | |
| KR980005878A (ko) | 반도체 장치의 모스트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050506 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |