KR19990026679A - 트랜지스터의 제조방법 - Google Patents

Abstract

본 발명에 따른 트랜지스터의 제조방법은 제 1 도전형의 반도체기판 상에 게이트 산화막과 불순물이 도핑된 폴리실리콘 및 캡절연막을 순차적으로 형성하고 패터닝하여 게이트를 한정하는 공정과, 상기 캡산화막을 마스크로 사용하여 상기 반도체기판의 노출된 부분에 산소이온을 주입하여 매몰산화영역을 형성하는 공정과, 상기 캡산화막을 마스크로 사용하여 상기 반도체기판의 상기 매몰산화영역 상부에 제 2 도전형의 저농도영역을 형성하여 채널영역을 한정하는 공정과, 상기 게이트의 측면에 측벽을 형성하고 상기 반도체기판의 노출된 부분 상에 제 2 도전형의 에피층을 형성하여 소오스 및 드레인영역으로 형성하는 공정을 구비한다. 따라서, 본 발명은 불순물영역과 반도체기판의 접촉면적을 감소시키므로 접합 캐패시턴스를 감소시켜 소자의 동작 속도를 증가시킬 수 있으며, 불순물영역 내의 불순물이 반도체기판 내부로 불순물의 확산을 방지하여 저항이 증가되는 것을 방지한다. 그리고, 소오스영역과 드레인영역 사이의 이격 거리를 증가시키므로 펀치쓰루를 방지할 수 있는 잇점이 있다.

Description

트랜지스터의 제조방법

본 발명은 트랜지스터의 제조방법에 관한 것으로서, 특히, 소오스 및 드레인영역으로 사용되는 불순물영역과 반도체기판 사이의 접합 캐패시터를 감소시키고 불순물영역의 저항 증가와 펀치쓰루(Punch-through)를 방지하는 트랜지스터의 제조방법에 관한 것이다.

일반적으로 반도체소자가 고집적화 됨에 따라 단위소자의 크기 특히, 트랜지스터 소자의 크기가 미세해져서 집적도를 높이고 또한 동작속도를 빠르게 하기 위해 트랜지스터의 채널을 줄여 매우 작게 제조하고 있다. 그러나, 이 때 내부에 강전계가 형성되고 이러한 강전계는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜서 게이트산화막으로 주입시키는 핫 캐리어 효과(Hot-carrier effect)를 일으킨다. 그러므로, 소자의 크기가 작을 때 드레인에 강전계가 형성되는 것을 감소시키기 위해 채널부근의 소오스와 드레인영역에는 전계를 감소시키고, 열전자효과를 감소시키기 위하여 저농도의 도핑을 하는 저도핑 드레인(Lightly Doped Drain : 이하, LDD라 칭함) 구조를 사용한다.

도 1a 내지 도 1c는 종래 기술에 따른 트랜지스터의 제조방법을 도시하는 공정도이다.

종래에는 도 1a에 나타낸 바와 같이, P형의 반도체기판(11) 상에 열산화의 방법으로 게이트 산화막(13)을 형성하고, 이 게이트 산화막(13) 상에 불순물이 도핑된 다결정실리콘(Polysilicon)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 다결정실리콘층(15)을 형성하고, 상기 다결정실리콘층(15) 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 캡절연막(17)을 형성한다. 그리고 상기 캡절연막(17), 다결정실리콘층(15) 및 게이트 산화막(13)을 포토리쏘그래피(Photolithograpy) 방법으로 패터닝한다. 이 때, 다결정실리콘층(15)의 제거되지 않은 부분이 게이트가 된다.

그리고, 도 1b와 같이, 상기 캡절연막(17)를 마스크로 사용하여 반도체기판(11)에 LDD 구조를 형성하기 위해 이 반도체기판(11)과 반대 도전형의 불순물, 즉, N형의 불순물을 저농도로 이온주입한다. 그 다음, 반도체기판(11)을 어닐링하여 이온 주입시 생성된 격자결함을 제거하고 주입된 불순물을 확산시켜 LDD 구조를 형성하는 저농도영역(19)을 형성한다.

다음에는, 도 1c에 나타낸 바와 같이, 상기 게이트(15)와 저농도영역(19)이 형성된 반도체기판(11) 상에 CVD 방법으로 두꺼운 산화막이나 질화막을 형성한 후 에치백(Etch-back) 공정을 행하여 게이트(15)의 측면에 측벽(Side-Wall : 21)을 형성한다. 그리고, 상기 게이트(15)와 측벽(21)을 마스크로 사용하여 반도체기판(11)의 노출된 부분에 저농도영역(19)과 동일한 도전형의 불순물, 즉, N형의 불순물을 고농도로 이온주입한다. 이온주입 후에, 반도체기판(11)을 어닐링하여 이온 주입시 생성된 격자결함을 제거하고 주입된 불순물을 확산시켜 소오스 및 드레인영역으로 이용되는 고농도영역(23)을 형성한다. 상기에서, 게이트(15) 하부의 불순물이 도핑되지 않은 부분은 채널영역이 된다.

상술한 바와 같이 종래의 트랜지스터의 제조는 반도체기판에 게이트를 형성하고, 반도체기판과는 다른 전도형의 불순물을 저농도로 이온주입하여 저농도영역을 형성한 후, 게이트의 측면에 측벽을 형성하고, 상기 게이트와 측벽을 마스크로 사용하여 소오스 및 드레인형성을 위해 저농도영역과 동일한 도전형의 불순물을 고농도로 이온주입하여 고농도영역을 형성하는 공정으로 이루어져 있다.

그러나, 종래 기술에 따라 제조된 트랜지스터는 고집적화에 인한 단위소자 크기의 감소에 따라 채널 길이가 감소되어 펀치쓰루가 쉽게 발생되는 문제점이 있었다.

그리고, 반도체기판과 불순물영역의 접합면에 접합 캐패시터가 형성되므로 소자의 동작 속도를 저하시키고, 고농도 불순물영역의 불순물이 이 후 공정에서 반도체기판 내부로 확산하여 불순물의 농도가 낮아지므로 저항이 증가되는 문제점이 있다.

따라서 본 발명의 목적은 펀치쓰루를 방지할 수 있는 트랜지스터의 제조방법을 제공함에 있다.

본 발명의 다른 목적은 반도체기판과 불순물영역의 접합면적을 작게하여 접합 캐패시턴스를 감소시킬 수 있는 트랜지스터의 제조방법을 제공함에 있다.

본 발명의 또 다른 목적은 불순물영역에 도핑된 불순물이 반도체기판으로 확산되는 것을 방지하여 불순물영역의 저항이 증가되는 것을 방지하는 트랜지스터의 제조방법을 제공함에 있다.

상기 목적들을 달성하기 위한 트랜지스터의 제조방법은 제 1 도전형의 반도체기판 상에 게이트 산화막과 불순물이 도핑된 폴리실리콘 및 캡절연막을 순차적으로 형성하고 패터닝하여 게이트를 한정하는 공정과, 상기 캡산화막을 마스크로 사용하여 상기 반도체기판의 노출된 부분에 산소이온을 주입하여 매몰산화영역을 형성하는 공정과, 상기 캡산화막을 마스크로 사용하여 상기 반도체기판의 상기 매몰산화영역 상부에 제 2 도전형의 저농도영역을 형성하여 채널영역을 한정하는 공정과, 상기 게이트의 측면에 측벽을 형성하고 상기 반도체기판의 노출된 부분 상에 제 2 도전형의 에피층을 형성하여 소오스 및 드레인영역으로 형성하는 공정을 구비한다.

도 1a 내지 도 1c는 종래 기술에 따른 트랜지스터의 제조방법을 도시하는 공정도.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 도시하는 공정도.

* 도면의 주요부분에 대한 부호의 설명

31 : 반도체기판 35 : 게이트

39 : 매몰산화영역 41 : 저농도영역

43 : 측벽 47 : 고농도영역

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 트랜지스터의 제조방법을 도시하는 공정도이다.

본 발명에 따르면 도 2a와 같이, P형의 반도체기판(31) 상에 열산화의 방법으로 게이트 산화막(33)을 형성하고, 이 게이트 산화막(33) 상에 불순물이 도핑된 다결정 실리콘을 CVD 방법으로 증착하여 다결정 실리콘층(35)을 형성하고, 상기 다결정실리콘층(35) 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 캡절연막(37)을 형성한다. 그리고 상기 캡절연막(37), 다결정실리콘층(35) 및 게이트 산화막(33)을 포토리쏘래피 방법으로 패터닝한다. 이 때, 다결정실리콘층(35)의 제거되지 않은 부분이 게이트(35)가 된다.

그리고, 도 2b에 나타낸 바와 같이 상기 게이트(35)가 형성된 반도체기판(31)에 캡절연막(37)을 마스크로 하여 산소(O2) 이온을 주입하고, 열처리하면 주입된 산소 이온을 반도체기판(31)과 반응시켜 반도체기판(31)의 소정 깊이 내에 매몰산화영역(39)을 형성한다.

도 2c와 같이 상기 매몰산화영역(39)이 형성된 P형의 반도체기판(31)에 상기 캡절연막(37)를 마스크로 사용하여 반도체기판(31)에 LDD 구조를 형성하기 위해 이 반도체기판(31)과 반대 도전형의 불순물, 즉, N형의 불순물을 저농도로 이온주입한다. 그 다음, 반도체기판(31)을 어닐링하여 이온 주입시 생성된 격자결함을 제거하고 주입된 불순물을 확산시켜 LDD 구조를 형성하는 저농도영역(41)을 형성한다. 이 때, 매몰산화영역(39)은 저농도영역(41) 내의 불순물이 반도체기판(31) 내부로 확산되는 것이 방지할 뿐만 아니라 저농도영역(41)과 반도체기판(31)의 접합면적이 감소된다.

다음에는, 도 2d에 나타낸 바와 같이, 상기 게이트(35)와 저농도 불순물영역(41)이 형성된 반도체기판(31) 상에 CVD 방법으로 두꺼운 산화막이나 질화막을 형성한 후, 에치백 공정을 행하여 게이트(35)의 측면에 측벽(43)을 형성한다. 상기 게이트(35)와 측벽(43)이 형성된 반도체기판(31)에 에피텍셜 성장(Epitaxial Growth) 방법으로 노출된 반도체기판(31)상에 선택적으로 에피층(Epi-Layer : 45)을 형성한다.

그리고, 도 2e와 같이 상기 에피층(45)에 저농도영역(41)과 동일한 도전형의 불순물, 즉, N형의 불순물을 고농도로 이온주입한다. 상기 고농도불순물이 이온주입된 에피층(45)을 어닐링하여 이온 주입시 생성된 격자결함을 제거하고 주입된 불순물을 확산시킨다. 불순물이 확산된 에피층(45)은 소오스 및 드레인영역으로 이용되는 고농도영역(47)으로 사용한다. 상기에서 소오스 및 드레인영역으로 이용되는 고농도영역(47)이 반도체기판(31) 상에 형성되므로 소오스영역과 드레인영역 사이의 이격 거리를 증가시키므로 펀치쓰루를 방지할 수 있다.

상술한 바와 같이, 본 발명에 따른 트랜지스터의 제조방법은 산소를 이온주입하여 반도체기판에 매몰산화영역을 소정 깊이로 형성하므로 불순물영역과 반도체기판의 접촉면적을 감소시키며 불순물영역의 불순물이 반도체기판으로 확산되는 것을 차단한다. 그리고, 저농도영역 상에 에피층을 형성하고 고농도 이온주입하여 에피층을 소오스 및 드레인영역으로 사용함으로써 이 소오스영역과 드레인영역의 이격 거리를 증가시킨다.

따라서, 본 발명은 불순물영역과 반도체기판의 접촉면적을 감소시키므로 접합 캐패시턴스를 감소시켜 소자의 동작 속도를 증가시킬 수 있으며, 불순물영역 내의 불순물이 반도체기판 내부로 불순물의 확산을 방지하여 저항이 증가되는 것을 방지한다. 그리고, 소오스영역과 드레인영역 사이의 이격 거리를 증가시키므로 펀치쓰루를 방지할 수 있는 잇점이 있다.

Claims (1)

1. 제 1 도전형의 반도체기판 상에 게이트 산화막과 불순물이 도핑된 폴리실리콘 및 캡절연막을 순차적으로 형성하고 패터닝하여 게이트를 한정하는 공정과,

   상기 캡산화막을 마스크로 사용하여 상기 반도체기판의 노출된 부분의 소정 깊이에 매몰산화영역을 형성하는 공정과,

   상기 캡산화막을 마스크로 사용하여 상기 반도체기판의 상기 매몰산화영역 상부에 제 2 도전형의 저농도영역을 형성하여 채널영역을 한정하는 공정과,

   상기 게이트의 측면에 측벽을 형성하고 상기 반도체기판의 노출된 부분 상에 제 2 도전형의 에피층을 형성하여 소오스 및 드레인영역으로 형성하는 공정을 구비하는 트랜지스터의 제조방법.