KR930008841A - 멀티방식용 비데오 필드메모리 장치 및 그 프로세싱 방법 - Google Patents

멀티방식용 비데오 필드메모리 장치 및 그 프로세싱 방법 Download PDF

Info

Publication number
KR930008841A
KR930008841A KR1019910018334A KR910018334A KR930008841A KR 930008841 A KR930008841 A KR 930008841A KR 1019910018334 A KR1019910018334 A KR 1019910018334A KR 910018334 A KR910018334 A KR 910018334A KR 930008841 A KR930008841 A KR 930008841A
Authority
KR
South Korea
Prior art keywords
write
address
memory cell
cell array
pointer
Prior art date
Application number
KR1019910018334A
Other languages
English (en)
Other versions
KR940008811B1 (ko
Inventor
이장규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910018334A priority Critical patent/KR940008811B1/ko
Priority to US07/891,791 priority patent/US5353120A/en
Priority to JP4238324A priority patent/JPH07105967B2/ja
Publication of KR930008841A publication Critical patent/KR930008841A/ko
Application granted granted Critical
Publication of KR940008811B1 publication Critical patent/KR940008811B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/7921—Processing of colour television signals in connection with recording for more than one processing mode
    • H04N9/7925—Processing of colour television signals in connection with recording for more than one processing mode for more than one standard

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Television Systems (AREA)
  • Image Input (AREA)
  • Memory System (AREA)
  • Semiconductor Memories (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

이 발명에 따른 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법은, 멀티방식의 주사선수 및 주사선 길이에 해당하는 화성 메모리를 메모리셀내에 저장하는 상부/하부 HALF메모리셀 어레이와, 상기 메모리셀 어레이중 한 데이터 라인에 직렬로 입력된 데이터를 병렬로 쓰기 위한 라이트 데이터 레지스터와, 상기 라이트 데이터 레지스터에 라이트 비트 포인터를 지정해 주기 위한 라이트 데이터 포인터와, 상기 메모리셀 어레이 중 한 어드레스 라인에 병렬로 출력되는 기억된 데이터를 직렬로 읽어내기 위한 리이드 데이터 레지스터와, 상기 리이드 데이터 레지스터에 리이드 비트 포인터를 지정해 주기 위한 리이드 데이터 포인터와 상기 하부/하부 HALF메모리셀 어레이의 리이드/다이트 어드레스 라인을 디코딩하기 위하여, 리이드 어드레스 포인터, 라이트 어드레스 포인터 및 리플레쉬 어드레스 포인터 중에서 지정된 어드레스 포인터 순서에 따라 디코딩하는 라인 어드레스 디코더와, 그리고 상기 각각의 어드레스 포인터의 타이밍 제너레이터와로 구성되어 상기 리이드 데이터 레지스터로부터 직렬로 데이터 어드레스 출력버퍼를 통하여 리이드 데이터(DOUT)를 출력한에 있어서, 상기 상부/하부 HALF 메모리셀 어레이는, 멀티텔레비젼 방송방식중에서, 주사선수가 가장 많은 것과 주사선길이가 가장 긴 것을 만족하는 상부 HALF메모리셀 어레이블럭과 하부 HALF 메모리셀 어레이블럭의 블록단위로 각각 구성되어 있다.
따라서 이 발명에 따라서 비데오 필드 메모리를 설계하면, 텔레비전 방송방식이 변경되더라도 외부 방송선택신호(TYPE)로 각 방송방식에 맞게 사용할 수 있다.

Description

멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명에 따른 멀티방식용 비데오 필드 메모리 장치의 블록 다이아그램.

Claims (7)

  1. 멀티방식용 비데오 필드 메모리 장치는, 2개 이상의 TV 방송방식을 수용하도록 주사선수(Bit) 및 주사선길이(Line)에 해당하는 화상메모리를 메모리셀 어레이내에 저장하는 상부/하부 HALF 메모리셀 어레이와, 상기 메모리셀 어레이중 한 데이터 라인에 직렬로 입력된 데이터를 병렬로 쓰기 위한 라이트 데이터 레지스터와, 상기 라이트 데이터 레지스터에 라이트 비트 포인터를 지정해 주기 위한 라이트 데이터 포인터와, 상기 메모리셀 어레이 중 한 어드레스 라인에 병렬로 출력되는 기억된 데이터를 직렬로 읽어내기 위한 리이드 데이터 레지스터와, 상기 라이드 데이터 레지스터에 리이드 비트 포인터를 지정해 주기 위한 리이드 데이터 포인터와, 상기 상부/하부 HALF 메모리셀 어레이의 리이드/라이트 어드레스 라인을 디코딩하기 위하여, 리이드 어드레스 포인터, 라이트 어드레스 포인터 및 리플레쉬 어드레스 포인터중에서 지정된 어드레스 포인터 순서에 따라 디코딩하는 라인어드레스 디코더와, 그리고 상기 각각의 어드레스 포인팅을 제어하기 위한 어드레스 입력장치 및 콘트롤러 및 데이타 입출력 버퍼 및 그 제어회로로 구성되며, 상기 상부/하부 HALF 메모리셀 어레이는, 멀티텔레비젼 방송방식중에서, 주사선수 및 주사선 길이를 변화시킬 수 있도록 제어하는 제어장치를 갖도록 되어 있는 멀티방식용 비데오 필드 메모리장치.
  2. 제1항에 있어서, 상부 HALF 메모리셀 어레이블럭은 910×263×4의 주사선부 및 주사선길이를 만족하도록 각각 455×263×4로 분할되어 구성됨을 특징으로 하는 멀티방식용 비데오 필드 메모리장치.
  3. NTSC방식의 메모리셀 어레이와 PAL 방식의 메모리셀 어레이를 합쳐서 배열된 메모리셀 어레이(MA)에 있어서, 리이드 어드레스 라인 전송 패스는, 리이드 블록 선택 태그 펄스(Tag) 및 리이드 비트 카운터 펄스(φR)에 EK라 리이드 어드레스 라인을 디코딩 하기 위한 리이드 어드레스 디코더와, 그리고 상기 리이드 어드레스 디코더에 의해서 디코딩된 라이드 어드레스 라인 각각에 리이드 입/출력라인(RIO,)을 통하여 선택된 신호를 수신하여 축적하기 위한 568개의 리이드 데이터 레지스터를 포함하여 구성되고, 라이트 어드레스 라인 전송패스는, 라이트 블록 선택 태그 펄스(Tag) 및 라이트 비트 카운터 펄스(φW)에 따라 라이트 어드레스 라인을 디코딩하기 위한 라이트 어드레스 디코더와, 그리고 상기 라이트 어드레스 디코더에 의해서 디코딩된 라이트 어드레스 라인 각각에 라이트 입/출력라인(WIO,)을 통하여 선택된 신호를 수신하여 축적하기 위한 568개의 라이트 데이터 레지스터를 포함하여 구성되며, 상기 리이드/라이트 어드레스 디코더는 리이드/라이트 비트카운터의 카운팅된 리셋트 신호에 따라 동작되는 멀티방식용 비데오 필드 메모리장치의 프로세싱 방법.
  4. 제3항에 있어서, 리이드/라이트 입/출력 라인(RIO,)(WIO,)에는 센스증폭기와 라이트 데이터 구동 드라이버가 각각 접속됨을 특징으로 하는 멀티 방식용 비데오 필드 메모리 장치의 프로세싱 방법.
  5. 제4항에 있어서, 리이드/라이트 입/출력 라인(RIO,)(WIO,)에는 568개의 리이드 I/O게이트(RIOG)와 568개의 라이트 I/O게이트 (WIOG)가 각각 접속된을 특징으로 하는 멀티 방식용 비데오 필드 메모리 장치의 프로세싱 방법.
  6. 제3항에 있어서, 리이드/라이트 데이터 레지스터와 상부/하부 HALF 메모리셀 어레이(MA) 사이에는 리이드/라이트 전송 패스 신호에 따라 동작되도록 리이드/라이트 전손게이트(RTG),(WTG)가 각각 접속됨을 특징으로 하는 멀티 방식용 비데오 필드 메모리 장치의 프로세싱 방법.
  7. 제3항에 있어서, 리이드/라이트 비트 카운터는 라이드카운터 리셋트 신호 발생기와 라이트 카운터 리셋트 신호 발생기의 리셋트 신호에 따라 카운팅된 비트 신호를 방생함을 특징으로 하는 비데오 필드 메모리 장치의 프로세싱 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910018334A 1991-10-17 1991-10-17 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법 KR940008811B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910018334A KR940008811B1 (ko) 1991-10-17 1991-10-17 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법
US07/891,791 US5353120A (en) 1991-10-17 1992-06-01 Video field memory device for multi-broadcasting system and manufacturing method therefor
JP4238324A JPH07105967B2 (ja) 1991-10-17 1992-09-07 マルチ方式ビデオフィールドメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018334A KR940008811B1 (ko) 1991-10-17 1991-10-17 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법

Publications (2)

Publication Number Publication Date
KR930008841A true KR930008841A (ko) 1993-05-22
KR940008811B1 KR940008811B1 (ko) 1994-09-26

Family

ID=19321431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018334A KR940008811B1 (ko) 1991-10-17 1991-10-17 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법

Country Status (3)

Country Link
US (1) US5353120A (ko)
JP (1) JPH07105967B2 (ko)
KR (1) KR940008811B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3694912B2 (ja) * 1995-02-23 2005-09-14 株式会社日立製作所 メモリ制御方法及び画像復号装置
US6313813B1 (en) * 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor
JP2002101376A (ja) * 2000-09-22 2002-04-05 Mitsubishi Electric Corp ラインメモリ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439762A (en) * 1981-12-28 1984-03-27 Beckman Instruments, Inc. Graphics memory expansion system
DE3543911A1 (de) * 1984-12-14 1986-06-26 Mitsubishi Denki K.K., Tokio/Tokyo Digitale verzoegerungseinheit
JP2507319B2 (ja) * 1986-04-23 1996-06-12 株式会社日立製作所 ビデオメモリ
JP2627903B2 (ja) * 1987-09-18 1997-07-09 日本テキサス・インスツルメンツ株式会社 半導体記憶装置
JP2548335B2 (ja) * 1988-10-13 1996-10-30 松下電器産業株式会社 記憶装置
JP3018498B2 (ja) * 1990-11-30 2000-03-13 日本電気株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JPH07105967B2 (ja) 1995-11-13
KR940008811B1 (ko) 1994-09-26
US5353120A (en) 1994-10-04
JPH05282191A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
DE69632664D1 (de) Dekodierung von Informationsseiten, die Titelinformation und Seitendaten umfassen
KR960020543A (ko) 엠펙2(mpeg2) 트랜스포트 디코더 장치
KR940006135A (ko) 퍼스트인 퍼스트아웃트 메모리장치
KR890015609A (ko) 텔레비젼 장치
KR930017025A (ko) 멀티시리얼 액세스 메모리
JP2975796B2 (ja) 文字表示装置
KR880011671A (ko) 하드웨어윈도우 기능을 갖는 비트맵 표시장치
KR930008841A (ko) 멀티방식용 비데오 필드메모리 장치 및 그 프로세싱 방법
US5311468A (en) Random access memory with a serial register arranged for quick access of a second bit from an arbitrary address
US5872577A (en) Device for decoding signals of the MPEG-type
US5940017A (en) Apparatus for decoding variable length coded data
KR0166853B1 (ko) 디지탈 영상신호 처리용 메모리 시스템
JPS6413191A (en) Image display device for sample
KR950004123B1 (ko) 랜덤블럭액세스(rba) 처리를 위한 영상메모리구조
KR910006993A (ko) 캐시 동작용 선택성 어드레스 전이 검출 회로를 갖고 있는 메모리
SU1600002A1 (ru) Устройство пам ти на кадр цифрового теливизионного изображени
KR960036747A (ko) 병렬처리형 가변장복호화장치
JP4264072B2 (ja) Ｒｏｍ回路
KR100224797B1 (ko) 프레임버퍼구동장치
KR100280391B1 (ko) 소수의 셀을 갖는 롬 구조
KR950013255A (ko) 프레임 및 필드 구조에 따른 어드레스 발생장치
KR970022776A (ko) 메모리 억세스 장치 및 방법
KR960000278B1 (ko) 문자다중 방송을 이용한 온 스크린 디스플레이 장치
SU1709385A1 (ru) Устройство дл формировани видеосигнала
SU1224804A1 (ru) Устройство дл формировани адреса пам ти

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee