KR930003295A - 반도체 소자의 구조 및 제조방법 - Google Patents
반도체 소자의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR930003295A KR930003295A KR1019910011714A KR910011714A KR930003295A KR 930003295 A KR930003295 A KR 930003295A KR 1019910011714 A KR1019910011714 A KR 1019910011714A KR 910011714 A KR910011714 A KR 910011714A KR 930003295 A KR930003295 A KR 930003295A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- oxide film
- semiconductor device
- manufacturing
- type substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Light Receiving Elements (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체 소자의 공정단면도.
Claims (4)
- P형 기판(1) 내에 N+도핑영역(7) (8)이 형성되고 상기 N+도핑영역(7) (8) 사이의 기판(1)상면에는 산화막(2)과 질화막(3) 및 전자를 가진 폴리실리콘(4)이 차례로 적층됨과 아울러 상기 폴리실리콘(4) 둘레에 산화막(5)이 둘러쌓이도록 구성하여서 된 반도체 소자의 구조.
- P형 기판(1) 위에 산화막(2)과 직화막(3) 및 폴리실리콘(4)을 차례로 증착하고 필드영역을 이루도록 상기 폴리실리콘(4)을 패터닝하는 공정과, 산화막(5)을 증착하고 상기 폴리실리콘(4) 둘레에만 산화막(5)이 둘러 쌓이도록 패터닝한후 전자를 주입하는 공정과, 액티브 영역의 산화막(2)과 질화막(3)을 제거하고 P/R(6)을 사용하여 폴리실리콘(4)을 가린 상태에서 N형 이온을 주입하여 N+도핑영역(7) (8)을 형성하는 공정을 차례로 실시하여서 이루어지는 반도체 소자의 제조방법.
- 제1항 또는 제2항에 있어서, P형 기판(1)과 N+도핑영역(7) (8)을 N형 기판과 P+도핑영역으로 대체하여서 이루어지는 반도체 소자의 구조 및 제조방법.
- 제1항 또는 제2항에 있어서, 전자를 가진 폴리실리콘(4)에 의하여 채널 부분에 (+)전하를 갖는 전자 캐리어가 형성되는 반도체 소자의 구조 및 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011714A KR940004414B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 구조 및 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011714A KR940004414B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 구조 및 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930003295A true KR930003295A (ko) | 1993-02-24 |
KR940004414B1 KR940004414B1 (ko) | 1994-05-25 |
Family
ID=19317052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910011714A KR940004414B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 구조 및 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940004414B1 (ko) |
-
1991
- 1991-07-10 KR KR1019910011714A patent/KR940004414B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940004414B1 (ko) | 1994-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930001477A (ko) | 모스패트의 제조 방법 | |
KR930001483A (ko) | 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법 | |
KR910020842A (ko) | Ldd형의 cmos장치 제조방법 | |
KR970013402A (ko) | 플래쉬 메모리장치 및 그 제조방법 | |
KR920017279A (ko) | Mos형 반도체장치 및 그 제조방법 | |
KR950021768A (ko) | 실드 확산 접합을 갖는 전계 효과 트랜지스터 | |
KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
KR930003295A (ko) | 반도체 소자의 구조 및 제조방법 | |
KR900001023A (ko) | 트랜치 분리를 이용한 eprom 셀 및 이의 제조방법 | |
JP2860482B2 (ja) | 半導体装置の製造方法 | |
KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
KR910001876A (ko) | 반도체 장치 제조방법 | |
JPS60140862A (ja) | 半導体記憶装置 | |
KR890004425B1 (ko) | 채널 영역만을 고농도로 도우핑시킨 서브마이크론mosfet장치 및 그 제조방법 | |
KR950012646A (ko) | 트랜지스터의 제조방법 | |
KR100223994B1 (ko) | 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법 | |
KR970072172A (ko) | 게이트 절연막으로 확산방지막을 사용하는 반도체장치의 제조방법 | |
KR980005874A (ko) | P 형 불순물 침투를 억제하면서 표면 채널형 p 채널 mos 트랜지스터를 제조하는 방법 | |
KR930003296A (ko) | 드레인 누설전류 방지 misfet 및 그 제조방법 | |
KR970008586A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR920015597A (ko) | 고전압 cmos 트랜지스터 공정방법 | |
KR980006496A (ko) | 반도체소자의 제조방법 | |
KR920022573A (ko) | 반도체 캐패시터 구조 및 제조방법 | |
KR920020602A (ko) | 반도체장치의 트렌치 격리방법 | |
KR970008422A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070419 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |