KR920008764A - 센스 증폭기에 의해 제어되는 데이타 비트선 회로 - Google Patents

센스 증폭기에 의해 제어되는 데이타 비트선 회로 Download PDF

Info

Publication number
KR920008764A
KR920008764A KR1019900017087A KR900017087A KR920008764A KR 920008764 A KR920008764 A KR 920008764A KR 1019900017087 A KR1019900017087 A KR 1019900017087A KR 900017087 A KR900017087 A KR 900017087A KR 920008764 A KR920008764 A KR 920008764A
Authority
KR
South Korea
Prior art keywords
line
terminal
control means
pmos transistor
circuit
Prior art date
Application number
KR1019900017087A
Other languages
English (en)
Other versions
KR930011354B1 (ko
Inventor
김승민
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019900017087A priority Critical patent/KR930011354B1/ko
Publication of KR920008764A publication Critical patent/KR920008764A/ko
Application granted granted Critical
Publication of KR930011354B1 publication Critical patent/KR930011354B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

센스 증폭기에 의해 제어되는 데이타 비트선 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 DB선 회로도이다.

Claims (3)

  1. 센스증폭기의 출력선을 게이트 입력으로 하고 DB선 및 DB선과 연결되어 있는 NMOS트랜지스터와 PMOS트랜지스터로 구성되어 DB선 레벨을 제어하는 DB선 제어수단(10)및 PMOS트랜지스터들로 구성되어 DB선 제어수단(10)을 제어하는 회로 제어수단(20)을 포함하고 있는 것을 특징으로 하는 데이타 비트(DB)선 회로.
  2. 제1항에 있어서, 상기 DB선 제어수단(20)은 센스증폭기(S/A1)의 출력선을 게이트 입력으로 하고 한쪽단자가 DB선과 연결되어 있는 NMOS트랜지스터(NMOS1)와 PMOS트랜지스터(PMOS1)및 센스증폭기(S/A2)의 출력선을 게이트 입력으로 하고 한쪽 단자가 DB선과 연결되어 있는 NMOS트랜지스터(NMOS2)와 PMOS트랜지스터(PMOS2)로 구성되어 있는 것을 특징으로 하는 데이타 비트(DB)선 회로.
  3. 제1항에 있어서, 상기 회로 제어수단(20)은 트랜지스터(NMOS1)(NMOS2)의 다른 한쪽 단자와 한 단자가 연결되어 있고 다른 단자는 Vcc전원에 연결되어 있으며 신호(ψWE)를 게이트 입력으로 하는 PMOS트랜지스터(PMOS3)와 각 센스증폭기(S/A1)(S/A2)의 출력선에 한쪽 단자가 연결되어 있고 다른 단자는 Vcc전원에 연결 되어 있으며 신호(SE)를 게이트 입력으로 사용하는 PMOS트랜지스터(PMOS4)(PMOS5)로 구성되어 있는 것을 특징으로 하는 데이타 비트(DB)선 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019900017087A 1990-10-24 1990-10-24 데이타버스선 전압레벨 제어회로 KR930011354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900017087A KR930011354B1 (ko) 1990-10-24 1990-10-24 데이타버스선 전압레벨 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900017087A KR930011354B1 (ko) 1990-10-24 1990-10-24 데이타버스선 전압레벨 제어회로

Publications (2)

Publication Number Publication Date
KR920008764A true KR920008764A (ko) 1992-05-28
KR930011354B1 KR930011354B1 (ko) 1993-11-30

Family

ID=19305136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017087A KR930011354B1 (ko) 1990-10-24 1990-10-24 데이타버스선 전압레벨 제어회로

Country Status (1)

Country Link
KR (1) KR930011354B1 (ko)

Also Published As

Publication number Publication date
KR930011354B1 (ko) 1993-11-30

Similar Documents

Publication Publication Date Title
KR920007343A (ko) 버퍼회로
KR870011616A (ko) 센스 앰프
KR970055264A (ko) 차동 증폭기
KR920017116A (ko) 전류 감지 증폭회로
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR900002323A (ko) 메모리 셀의 센스앰프 구동회로
KR950034259A (ko) 전류차 감지 방식의 고속 감지 증폭기
KR890013769A (ko) 중간전위생성회로
KR910006994A (ko) 센스 앰프회로
KR900008520A (ko) 불휘발성 메모리
KR970003259A (ko) 2 스테이지 래치회로를 이용한 페이지 모드 마스크롬 및 그 제어방법
KR930008848A (ko) 반도체 집적회로
KR920008764A (ko) 센스 증폭기에 의해 제어되는 데이타 비트선 회로
KR950001773A (ko) 반도체 메모리 장치
KR980004951A (ko) 오판독 동작을 방지할 수 있는 감지 증폭기 회로
KR970023402A (ko) 반도체 메모리 장치의 데이타 고속 전송회로
KR970029806A (ko) 비트라인 감지 증폭기
KR920006977A (ko) 저잡음 데이터 출력버퍼
KR19980046509A (ko) 외부전원전압 변화에 안정된 동작을 가지는 반도체 메모리 장치
KR960038994A (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리
KR100291188B1 (ko) 반도체 메모리장치의 센스앰프
KR920006989A (ko) 불휘발성 반도체기억장치
KR940012399A (ko) 반도체 메모리 장치의 데이타 처리 방법 및 장치
KR960005612A (ko) 비트라인 센스앰프 회로
KR890008835A (ko) 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 17

EXPY Expiration of term