KR920005357B1 - 입력보호회로 - Google Patents

입력보호회로 Download PDF

Info

Publication number
KR920005357B1
KR920005357B1 KR1019890010803A KR890010803A KR920005357B1 KR 920005357 B1 KR920005357 B1 KR 920005357B1 KR 1019890010803 A KR1019890010803 A KR 1019890010803A KR 890010803 A KR890010803 A KR 890010803A KR 920005357 B1 KR920005357 B1 KR 920005357B1
Authority
KR
South Korea
Prior art keywords
bipolar transistor
parasitic bipolar
resistor
emitter
parasitic
Prior art date
Application number
KR1019890010803A
Other languages
English (en)
Other versions
KR900002467A (ko
Inventor
요시오 오카다
사다오 이마다
미츠루 시미즈
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이크로 일렉트로닉스 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이크로 일렉트로닉스 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR900002467A publication Critical patent/KR900002467A/ko
Application granted granted Critical
Publication of KR920005357B1 publication Critical patent/KR920005357B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

입력보호회로
제1도는 본 발명의 일실시예를 나타낸 구성도.
제2도는 종래의 입력보호회로를 나타낸 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 입력패드 12 : 제1저항
13 : 제1기생바이폴라트랜지스터 14 : 입력버퍼회로
15, 18 : 배선의 기생용량 16 : 제2저항
17 : 제2기생바이폴러트랜지스터
[산업상의 이용분야]
본 발명은 반도체장치에 이용되는 입력보호회로에 관한 것이다.
[종래기술 및 그 문제점]
MOS장치의 게이트는 게이트·기판간 캐패시터의 유전체를 형성하는 SiO2층(산화막)에 의해 장치의 나머지부분과 격리되어 있는데, 상기 산화막은 치수가 작고 고품질이기 때문에 다른 유전체재료와 같이 지나치게 높은 전압이 게이트에 가해지면 게이트와 기판이 단락되어 장치가 영구히 파괴된다. 따라서 게이트가 정전하(靜電荷)에 노출되지 않도록 특별한 주의를 하지 않으면 안된다.
종래의 보호장치구조인 입력보호회로가 제2도에 도시되어 있는바, 이 종래의 장치에 있어서는 입력패드(11)에 확산층 또는 폴리실리콘으로 이루어진 저항(2)의 한쪽 끝이 접속되고, 이 저항(2)의 다른쪽 끝에 기생바이폴러트랜지스터(3)의 에미터가 접속되며, 이 기생바이폴러트랜지스터(3)의 콜렉터가 VSS(접지전위)에, 그 베이스가 VBB(기판전위)에 각각 접속되어 있고, 상기 저항(2)의 다른쪽 끝이 입력버퍼회로(4)의 게이트에 접속되어 있다. 도면중 참조부호 5는 배선의 기생용량이다.
이와같은 종래의 회로구성으로 정전하라든가 우발적으로 가해지는 전압에 의한 MOS장치의 게이트산화막의 손상을 방지하기에는 역부족인 경우가 있다. 즉, 제2도로 설명하면, 기생바이폴러트랜지스터(3)이 입력패드(11)의 근처에 있어, 입력버퍼회로(4)까지의 배선이 길게 됨으로써 이 배선의 기생용량(5 ; C)이 크게 된다. 이와같이 기생용량(5 ; C)이 크기 때문에 파형형성면에서 저항(2 ; R)을 그다지 크게 할 수가 없다(RC에 의해 파형이 무디어짐). 따라서 기생바이폴러트랜지스터(3)를 크게 하지 않으면 안된다.
상기한 바와같이 종래기술에 있어서는 게이트산화막의 손상을 방지하기 위해 기생바이폴러트랜지스터의 패턴을 크게 하지 않으면 안된다고 하는 문제가 있었다.
[발명의 목적]
이에, 본 발명은 상기와 같은 사정을 감안하여 발명된 것으로, 종래 기생바이폴러트랜지스터의 패턴을 크게 하지않고, 정전하라든지 우발적으로 가해지는 전압에 의해 MOS장치의 게이트산화막이 손상되는 것을 방지하는 능력을 향상시킬 수 있도록된 입력보호회로를 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
상기와 같은 목적을 달성하기 위한 본 발명에 따른 입력 보호회로는, 입력패드에 한쪽 끝이 접속된 제1저항과, 이 제1저항의 다른쪽 끝에 에미터가 접속되고 접지전위에 콜렉터가 접속됨과 더불어 기판전위에 베이스가 접속된 제1기생바이폴러트랜지스터, 이 제1기생바이폴러트랜지스터의 에미터에 한쪽끝이 접속된 제2저항, 이 제2저항의 다른쪽 끝에 에미터가 접속되고 접지전위에 콜렉터가 접속됨과 더불어 기판전위에 베이스가 접속된 제2기생바이폴러트랜지스터 및, 이 제2기생바이폴러트랜지스터의 에미터에 접속된 입력버퍼회로를 구비하여 구성된 것을 특징으로 하는 것으로, 이렇게 구성된 본 발명은 종래의 회로구성에 저항과 크기가 작은 기생바이폴러트랜지스터를 부가함으로써 종래 기생바이폴러트랜지스터의 패턴을 크게 하지 않고 게이트산화막의 손상을 방지하는 능력을 향상시킬 수가 있다.
[실시예]
이하, 본 발명의 일실시예에 대해 제1도를 참조하여 상세히 설명한다.
입력패드(11)에는 확산층이라든가 폴리실리콘 또는 여러가지의 배선과 같은 재료로 형성된 예컨대 100Ω정도인 제1저항(12 ; R1)의 한쪽 끝이 접속되고, 이 제1저항(12)의 다른쪽 끝에는 제1기생바이폴러트랜지스터(13)의 에미터가 접속되어 있는데, 상기 제1기생바이폴러트랜지스터(13)는 콜렉터가 VSS(접지전위)에, 베이스가 VSS(기판전위)에 각각 접속되어 있다. 또 상기 제1저항(12)의 다른쪽 끝은 확산층이라든가 폴리실리콘 또는 여러가지의 배선과 같은 재료로 형성된 예컨대 1㏀정도인 제2저항(16 ; R2)의 한쪽 끝에 접속되고, 이 제2저항(16)의 다른쪽 끝에는 제2기생바이폴러트랜지스터(17)의 에미터가 접속되어 있는데, 상기 제2기생바이폴러트랜지스터(17)는 콜렉터가 VSS에, 베이스가 VSS에 각각 접속되어 있다. 그리고 상기 제2저항(16)의 다른쪽 끝은 입력버퍼회로(14)에 접속되어 있다. 참조 부호 15는 예컨대 2PF정도의 배선기생용량(C1)을, 18은 예컨대 200fF정도의 배선기생용량(C2)을 나타낸다. 상기한 구조의 실시예에 따르면, 우발적으로 발생해서 스트레스가 걸린 전압에 대해 제1기생바이폴러트랜지스터(13)의 패턴을 크게 하지 않고서 게이트산화막의 손상방지능력을 향상시킬 수 있게 된다. 여기서 입력버퍼회로(14)의 바로 앞에 1개의 확산층이라든가 폴리실리콘 또는 여러가지의 배선과 같은 재료로 형성된 예컨대 1㏀정도의 제2저항(16 ; R2)과 작은 제2기생바이폴러트랜지스터(17)가 부가되어 있는 바, 이 제2기생바이폴러트랜지스터(17)를 도입함에 따라 제2저항(16)을 사용하지만, 제2기생바이폴러트랜지스터(17)에서 입력버퍼회로(14)까지의 배선의 기생용량(18 ; C2=200fF)은 제1기생바이폴러트랜지스터(13)에서 제2기생바이폴러트랜지스터(17)가지의 배선의 기생용량(15 ; C1=2PF)에 비해 1자리 작기 때문에 제2저항(16 ; R2=1㏀)을 크게 할 수 있다. 따라서 제2기생바이폴러트랜지스터(17)는 제1기생바이폴러트랜지스터(13)만큼 전류를 흘릴 필요가 없게 되어 제2기생바이폴러트랜지스터(17)는 작은 패턴으로 형성할 수가 있다.
[발명의 효과]
이상 설명한 바와같이 본 발명에 의하면, 종래의 회로 구성에 있어서 우발적으로 발생하여 스트레스가 걸린 전압에 대해 기생바이폴러트랜지스터의 패턴을 크게 하지 않으면 안되던 것을 입력버퍼회로의 바로 앞에 저항과 작은 패턴의 기생바이폴러트랜지스터를 부가함으로써 종래의 기생바이폴러트랜지스터를 크게 하지 않고서 MOS장치의 게이트 산화막의 손상을 방지하는 능력을 향상시킬 수가 있다.

Claims (1)

  1. 입력패드(11)에 한쪽 끝이 접속된 제1저항(12)과, 이 제1저항(12)의 다른쪽 끝에 에미터가 접속되고 접지전위(VSS)에 콜렉터가 접속됨과 더불어 기판전위(VSS)에 베이스가 접속된 제1기생바이폴러트랜지스터(13), 이 제1기생바이폴러트랜지스터(13)의 에미터에 한쪽끝이 접속된 제2저항(16), 이 제2저항(16)의 다른쪽 끝에 에미터가 접속되고 접지전위(VSS)에 콜렉터가 접속됨과 더불어 기판전위(VSS)에 베이스가 접속된 제2기생바이폴러트랜지스터(17) 및, 이 제2기생바이폴러트랜지스터(17)의 에미터에 접속된 입력버퍼회로(14)를 구비하여 구성된 것을 특징으로 하는 입력보호회로.
KR1019890010803A 1988-07-29 1989-07-29 입력보호회로 KR920005357B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP88-190251 1988-07-29
JP63190251A JPH07105472B2 (ja) 1988-07-29 1988-07-29 入力保護回路

Publications (2)

Publication Number Publication Date
KR900002467A KR900002467A (ko) 1990-02-28
KR920005357B1 true KR920005357B1 (ko) 1992-07-02

Family

ID=16255026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010803A KR920005357B1 (ko) 1988-07-29 1989-07-29 입력보호회로

Country Status (5)

Country Link
US (1) US4962320A (ko)
EP (1) EP0352769B1 (ko)
JP (1) JPH07105472B2 (ko)
KR (1) KR920005357B1 (ko)
DE (1) DE68927452T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189638A (en) * 1990-04-26 1993-02-23 Mitsubishi Denki Kabushiki Kaisha Portable semiconductor memory device
US5301084A (en) * 1991-08-21 1994-04-05 National Semiconductor Corporation Electrostatic discharge protection for CMOS integrated circuits
JP2958202B2 (ja) * 1992-12-01 1999-10-06 シャープ株式会社 半導体装置
JPH06235347A (ja) * 1993-01-05 1994-08-23 Unisia Jecs Corp 内燃機関の燃料性状検出装置
US5594611A (en) * 1994-01-12 1997-01-14 Lsi Logic Corporation Integrated circuit input/output ESD protection circuit with gate voltage regulation and parasitic zener and junction diode
JP2822915B2 (ja) * 1995-04-03 1998-11-11 日本電気株式会社 半導体装置
US20080136490A1 (en) * 2005-01-28 2008-06-12 Koninklijke Philips Electronics, N.V. Voltage Integrator And Transformer Provided With Such An Integrator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066918A (en) * 1976-09-30 1978-01-03 Rca Corporation Protection circuitry for insulated-gate field-effect transistor (IGFET) circuits
JPS5591171A (en) * 1978-12-28 1980-07-10 Mitsubishi Electric Corp Semiconductor integrated circuit device
JPS57152160A (en) * 1981-03-13 1982-09-20 Mitsubishi Electric Corp Protective circuit for input
US4586104A (en) * 1983-12-12 1986-04-29 Rit Research Corp. Passive overvoltage protection devices, especially for protection of computer equipment connected to data lines
US4745450A (en) * 1984-03-02 1988-05-17 Zilog, Inc. Integrated circuit high voltage protection
US4605980A (en) * 1984-03-02 1986-08-12 Zilog, Inc. Integrated circuit high voltage protection
JPS60257576A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp Ｍｉｓ形電界効果半導体装置の入力保護回路
US4763184A (en) * 1985-04-30 1988-08-09 Waferscale Integration, Inc. Input circuit for protecting against damage caused by electrostatic discharge
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
JPS6266656A (ja) * 1985-09-19 1987-03-26 Toshiba Corp 基板電位生成回路
IT1186227B (it) * 1985-12-03 1987-11-18 Sgs Microelettronica Spa Dispositivo di protezione contro le sovratensioni in ingresso per un circuito integrato di tipo mos
JPS63233560A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 入力保護回路を備えた半導体集積回路
US4819047A (en) * 1987-05-15 1989-04-04 Advanced Micro Devices, Inc. Protection system for CMOS integrated circuits
US4807080A (en) * 1987-06-15 1989-02-21 Zilog, Inc. Integrated circuit electrostatic discharge input protection

Also Published As

Publication number Publication date
US4962320A (en) 1990-10-09
DE68927452D1 (de) 1996-12-19
JPH0239570A (ja) 1990-02-08
JPH07105472B2 (ja) 1995-11-13
DE68927452T2 (de) 1997-04-17
KR900002467A (ko) 1990-02-28
EP0352769A3 (en) 1991-03-20
EP0352769B1 (en) 1996-11-13
EP0352769A2 (en) 1990-01-31

Similar Documents

Publication Publication Date Title
US4876584A (en) Electrostatic discharge protection circuit
JPH07321628A (ja) ヒステリシストリガ回路を用いる静電放電保護
US4893159A (en) Protected MOS transistor circuit
KR920005357B1 (ko) 입력보호회로
KR860007750A (ko) 반도체 장치
JPS6146986B2 (ko)
KR900004726B1 (ko) 대규모 집적회로용 보호회로
US4725915A (en) Semiconductor integrated circuit
US4922316A (en) Infant protection device
JPS6025910B2 (ja) 入力保護回路
KR930009026B1 (ko) 정전보호회로
JPH0669080B2 (ja) 半導体集積回路装置
KR960009209A (ko) 반도체 집적회로
USRE37477E1 (en) Integrated circuit protected against electrostatic discharges, with variable protection threshold
KR0158626B1 (ko) 전원단자의 정전기 보호회로
KR100261256B1 (ko) 집적회로 보호용 회로구성
JPH0494167A (ja) 半導体装置
KR100226741B1 (ko) 정전기보호회로
JPS622704B2 (ko)
KR960002096B1 (ko) 정전 방전 보호 기능을 가지는 반도체 장치
JP3006627B2 (ja) 過電圧保護回路
JPS58141567A (ja) 半導体集積回路の入力保護装置
JPH0374870A (ja) 半導体装置
JPH0440868B2 (ko)
JP2557980B2 (ja) 半導体入力保護装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee