KR920005344A - 고밀도 cmos 구조와 가로방향 쌍극형 트랜지스터 특성의 집적회로 및 그 제작방법 - Google Patents
고밀도 cmos 구조와 가로방향 쌍극형 트랜지스터 특성의 집적회로 및 그 제작방법 Download PDFInfo
- Publication number
- KR920005344A KR920005344A KR1019900013439A KR900013439A KR920005344A KR 920005344 A KR920005344 A KR 920005344A KR 1019900013439 A KR1019900013439 A KR 1019900013439A KR 900013439 A KR900013439 A KR 900013439A KR 920005344 A KR920005344 A KR 920005344A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion
- transistor
- diffuser
- region
- layer
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따라 만들어진 고밀도의 혼합된 기술집적회로 부분 개략 단면도.
Claims (4)
- 단결정 상에 성장된 제1극성의 약하게 도핑된 규소, 제2극성의 약하게 도핑된 규소의 에피텍셜층 내에 단결정으로 집적되며, 전술한 제2극성을 갖는 보충의 표면 전계효과 트랜지스터 및 쌍극형 수평 트랜지스터를 포함하고, 전술한 제2극성의 각 쌍극형 수평 트랜지스터가 전술한 에피텍셜층 영역내에 형성되며 전술한 영역의 저부에서 형성된 제1극성의 짙게 도핑된 뭍힌층에 의해 그리고 측면으로 저부절연 확산에 의해 전술한 기질로부터 전기적으로 절연되고, 상부절연 또는 우물확산이 모아져서 전술한 영역 둘레에서 에피텍셜층의 전체 두께를 통해 확장된 제2극성의 확장된 제2극성의 도핑된 규소벽을 형성시키도록 하며, 전술한 쌍극형 트랜지스터 각각이 짙게 도핑된 전술한 제1극성의 베이스 접촉확산부, 짙게 도핑된 전술한 제2극성의 에미터 확산부 그리고 전술한 에미터 확산부 둘레에 짙게 도핑되어 형성된 전술한 제2극성의 환상의 콜렉터 확산부를 포함하며, 전술한 베이스 접촉부, 에미터 및 콜렉터 확산부가 보조의 전계효과 트랜지스터 소스 및 드레인 영역 각 확산 프로파일과 동일한 각각의 프로파일을 갖는 집적회로에 있어서, 전술한 상부 절연부 또는 우물 확산부 동일한 확산 프로파일을 갖는 제2극성의 적어도 하나의 제2환상 확산부를 포함하며, 이같은 확산부가 전술한 제2극성의 짙게 도핑된 환상의 콜렉터 확산부를 포함하고 환상의 콜렉터 확산부 프로파일을 지나 전술한 에피텍셜층내로 깊게 확장되어 에미터 확산부로부터 발생된 전류를 차단시키도록 하고 동전류를 트랜지스터의 콜렉터로 모아 트랜지스터 영역을 둘러 싸는 전술한 절연 확산부를 향한 분산으로부터 이를 제외시키도록 함을 특징으로 하는 고밀도 CMOS구조와 가로방향 쌍극성 트랜지스터 특성의 집적회로.
- 제1항에 있어서, 전술한 기질이 p-타입 기질이며, 전술한 에피텍셜층이 n-타입층이고, 쌍극성 가로방향 트랜지스터가 PNP트랜지스터이며 PNP트랜지스터의 콜렉터 영역내에 제2의 환상의 확산이 n-채널 전계효과 트랜지스터내에 사용된 p-우물과 같은 확산 단면을 가짐을 특징으로 하는 집적회로.
- 제2항에 있어서, 전술한 제2환상의 확산 표면영역이 붕소로 농축됨을 특징으로 하는 집적회로.
- p-타입 단결성 규소기질상에 에피텍셜 n-타입 층내에 한 집적된 회로를 제작하기 위한 공정이며, 표면의 전계효과 보조 트랜지스터와 쌍극성 가로방향 PNP트랜지스터가 존재하고, 이 같은 공정이 뭍힌층과 저부 절연확산부를 각각 형성시키기 위한 p-규소기질 표면상에 만들어진 각 면적에 안티몬 또는 비소 또는 붕소를 주입시키고, 전술한 n-에피섹셜층을 성장시키며, 전술한 에피텍셜 층표면을 산화시키고, n-채널 MOS트랜지스터를 위한 몸체 영역으로 그리고 가로방향 쌍극성 NPN트랜지스터를 위한 베이스 영역으로 사용하여지게될 전술한 저부 절연확산부와 p-우물 확산부와 합하여지는 깊은 상부 절연확산부를 형성시키기 위해 산화된 에피텍셜층 표면에 만들어진 부분에 붕소를 주입시킴을 포함하는 공정에 있어서, 전술한 p-우물 확산부를 형성시키기 위해 전술한 부분위에 붕소를 주입시키고, 표면 붕소 농축영역을 형성시키기 위해 질화규소 마스킹 층에 의해 피복되지 않은 부분을 통해 붕소를 주입시키며 전술한 질소층에 의해 피복되지 않은 부분으로 절연계 산화물층을 성장시키는때 가로 방향의 PNP 트랜지스터 콜렉터 부분에서 동시에 붕소를 주입시킴을 포함함을 특징으로 하는 집적회로 제작방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900013439A KR100194408B1 (ko) | 1990-08-30 | 1990-08-30 | 고밀도 cmos 구조와 가로방향 양극형 트랜지스터 특성의 집적회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900013439A KR100194408B1 (ko) | 1990-08-30 | 1990-08-30 | 고밀도 cmos 구조와 가로방향 양극형 트랜지스터 특성의 집적회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920005344A true KR920005344A (ko) | 1992-03-28 |
KR100194408B1 KR100194408B1 (ko) | 1999-06-15 |
Family
ID=67542503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900013439A KR100194408B1 (ko) | 1990-08-30 | 1990-08-30 | 고밀도 cmos 구조와 가로방향 양극형 트랜지스터 특성의 집적회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100194408B1 (ko) |
-
1990
- 1990-08-30 KR KR1019900013439A patent/KR100194408B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100194408B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950006479B1 (ko) | 래터럴 트랜지스터 | |
US5081517A (en) | Mixed technology integrated circuit comprising CMOS structures and efficient lateral bipolar transistors with a high early voltage and fabrication thereof | |
JPH0315346B2 (ko) | ||
KR860003671A (ko) | 상보형 반도체 장치 | |
SE0103036D0 (sv) | Semiconductor process and integrated circuit | |
KR940704062A (ko) | 억제된 커크효과를 나타내는 바이포울러 접합 트랜지스터(bipolar junction transistor exhibiting suppressed kirk effect) | |
JPH0212926A (ja) | N形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するpnpおよびnpnトランジスタを有する集積回路を形成する方法 | |
KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
KR840005927A (ko) | 반도체 집적 회로 장치 및 그의 제조 방법 | |
KR900001036A (ko) | 분리식 수직형 바이폴라 및 jfet트랜지스터를 제조하기 위한 처리 공정 | |
KR930022551A (ko) | 반도체장치 및 그 제조방법 | |
KR960002889A (ko) | 반도체 장치 및 그 제조방법 | |
KR940012603A (ko) | 개선된 바이폴라 트랜지스터 | |
KR920005344A (ko) | 고밀도 cmos 구조와 가로방향 쌍극형 트랜지스터 특성의 집적회로 및 그 제작방법 | |
KR910015063A (ko) | 상보형 쌍극 트랜지스터 | |
USRE35442E (en) | Mixed technology integrated circuit comprising CMOS structures and efficient lateral bipolar transistors with a high early voltage and fabrication thereof | |
KR100482950B1 (ko) | 반도체소자 및 그 제조방법 | |
JPH0582534A (ja) | 半導体装置 | |
JPS63175463A (ja) | バイmos集積回路の製造方法 | |
EP0562217B1 (en) | Lateral bipolar transistor with a low current leakage toward the substrate, corresponding integrated circuit and method of making such an integrated circuit | |
KR910001944A (ko) | N채널 mos 트랜지스터 및 수직 pnp 양극 트랜지스터의 동시 제조방법 | |
JPS63202965A (ja) | 半導体装置 | |
JPS6212665B2 (ko) | ||
JPH03129874A (ja) | Bi―CMOS集積回路 | |
JPH0321055A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020124 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |