KR920003719B1 - 디코더용 등화기 - Google Patents

디코더용 등화기 Download PDF

Info

Publication number
KR920003719B1
KR920003719B1 KR1019880012115A KR880012115A KR920003719B1 KR 920003719 B1 KR920003719 B1 KR 920003719B1 KR 1019880012115 A KR1019880012115 A KR 1019880012115A KR 880012115 A KR880012115 A KR 880012115A KR 920003719 B1 KR920003719 B1 KR 920003719B1
Authority
KR
South Korea
Prior art keywords
sampling
converter
signal
equalizer
decoder
Prior art date
Application number
KR1019880012115A
Other languages
English (en)
Other versions
KR890006084A (ko
Inventor
유이치 니노미야
유이치 이와다떼
Original Assignee
닛뽄 호소 교까이
이께다 요시죠오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP23889187A external-priority patent/JPS6482778A/ja
Priority claimed from JP62320077A external-priority patent/JPH01162420A/ja
Application filed by 닛뽄 호소 교까이, 이께다 요시죠오 filed Critical 닛뽄 호소 교까이
Publication of KR890006084A publication Critical patent/KR890006084A/ko
Application granted granted Critical
Publication of KR920003719B1 publication Critical patent/KR920003719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H04N7/0152—High-definition television systems using spatial or temporal subsampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/12—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal
    • H04N7/122—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal involving expansion and subsequent compression of a signal segment, e.g. a frame, a line
    • H04N7/125—Systems in which the television signal is transmitted via one channel or a plurality of parallel channels, the bandwidth of each channel being less than the bandwidth of the television signal involving expansion and subsequent compression of a signal segment, e.g. a frame, a line the signal segment being a picture element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Television Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

디코더용 등화기
제 1 도는 본 발명에 의한 디코더용 등화기의 제 1 실시예를 나타낸 블록도.
제 2 도는 본 발명에 의한 디코더용 등화기의 제 2 실시예를 나타낸 블록도.
제 3 도는 제 1 도 및 제 2 도에 나타낸 CPU 처리동작을 나타낸 플로우챠트.
제 4 도는 MUSE방식의 등화에 필요한 샘플링비에 대한 설명도.
제 5 도는 테스트신호의 일예를 나타낸 파형도.
제 6a 도 및 제 6b 도는 등화필터의 구성예를 나타낸 블록도.
제 7 도는 본 발명에 의한 등화기에 적합한 서브-레인지형 A/D 변환기의 전체구성을 나타낸 블록도.
제 8 도 및 제 9 도는 상기 서브레인지형 A/D 변환기에 부가되는 회로부분을 나타낸 블록도.
제 10 도는 등화용의 단위 임펄스 파형신호의 예를 나타낸 파형도.
제 11 도는 등화용의 수신변환 파형의 예를 나타낸 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 8, 9, 204 : A/D 변환기 2 : 서브샘플링회로
3, 111, 112, 155 : 지연회로 4, 147, 153, 156, 216 : 가산기
5 : 등화필터 6 : 추출회로
7 : CPU 101, 201 : 입력단자
103-106, 113, 114, 131-146, 154, 157 : 플립플롭
107-110, 123-130 : 3 상태버터 115-122 : 램
158 : AND 게이트 159 : 출력단자
160 : 카운터 200 : 지연소자
202, 209 : 샘플러 203, 210 : 콘덴서
208 : D/A 변환기
본 발명의 예를 들면 MUSE(Multiple Sub-Nyquist Sampling Encoding)시스템과 같은 고품위 텔레비젼 신호의 샘플치 전송시스템을 위한 디코더용 등화기 및 상기 디코더용 등화기에 사용되고 해당 전송시스템의 전송특성의 자동 등화를 행하는데 적합한 서브 레인지형(Sub-range type) A/D 변환기에 관한 것이다.
종래 MUSE 방식과 같이 오프셋샘플링된 샘플치의 전송에 있어서의 전송로 특성의 등화는 각 수신측에서 표준형 수신기를 사용하고 또 송신측의 엔코더에서 미리 수신기에서의 재생특성이 양호하게 되도록, 전치등화(pre-equaligation)하는 방법이 행해지고 있다.
그러나 상기의 방법에서는 복수의 표준형 수신기중에서, 그 특성에 편차가 있거나 하면 유효한 전치등화를 행할 수 없다는 문제점이 있다. 또 BS(위성방송) 시스템과 22GHz의 지상 시스템과 같은 복수의 다른 매체에 대하여 동시에 신호를 공급하는 경우에는 각각에 맞는 특정의 등화를 따로따로 행할 필요가 발생한다는 문제점이 있었다. 또, 고품위 텔레비젼 신호를 아날로그 신호로 전송하기 위하여 전송특성에 대한 자동등화를 함에 있어서, JP-A-62-172, 826에 개시된 바와 같이 소정의 단위 임펄스신호를 텔레비젼 신호내에 테스트 신호로서 삽입하고, 그 후의 신호 처리에 의하여 전송로의 전송특성을 검출하는 등화방식에서는 중계시스템용 클럭비가 16.2MHz인 A/D 변환기와 등화시스템용 클럭비가 32.4Hz인 A/D 변환기가 필요하였다.
본 발명의 목적은 수신기에서 오프셋샘플링된 신호를 양호한 특성으로 등화할 수 있는 디코더용 등화기를 제공하는데 있다.
본 발명의 다른 목적은 회로배열이 간단하고 회로 설계가 용이한 디코더용 등화기를 제공하는데 있다.
본 발명의 또 다른 목적은 상기 디코더용 등화기에 사용되고, 회로배열을 복잡하게 하지 않고도 텔레비젼신호 A/D 변환과 자동등화용 테스트 신호의 A/D 변환을 수행할 수 있는 서브-레인지형 A/D 변환기를 제공하는데 있다.
본 발명은 고품위 텔레비젼 신호를 소정의 주파수로 샘플링하고, 그 샘플치와 전송로의 전송특성을 검출하기 위한 테스트 신호를 전송하며, 디코더로 상기 샘플치를 디코딩함과 동시에 테스트 신호를 이용하여 전송로의 전송특성을 등화하는 전송시스템에 사용되는 디코더용 등화기에 있어서, 상기 샘플치를 상기 소정의 샘플주파수의 2배의 주파수로 샘플링하는 제 1 샘플링 수단과, 상기 샘플치를 상기 소정의 샘플링 주파수로 샘플링하는 제 2 샘플링수단과, 제 1 샘플링수단의 출력신호를 필터링하여 전송되어온 고품위 텔레비젼신호의 전소변형을 보정하기 위한 보정치를 만드는 필터수단과, 제 2 샘플링수단의 출력신호에서 지연된 상기 출력신호와 필터수단의 출력신호를 가산하는 가산수단과, 가산수단의 출력신호에서 테스트 신호를 추출하는 추출수단과, 추출수단에 의해 출력된 테스트 신호에 대한 데이터를 입력하고 이 데이터와 미리 준비 된 기준데이터와의 오차를 계산하면, 이 오차에 의하여 필터수단의 상기 보정치를 결정함과 동시에, 오차가 보정치이하로 될때까지 데이터 입력, 오차계산 및 보정치 결정의 처리동작을 반복하는 연산수단으로 구성된다.
본 발명에 관한 서브-레인지형 A/D 변환기는 고품위 텔레비젼신호를 소정의 샘플링 주파수로 샘플링하고, 그 샘플치와 전송로의 전송특성을 검출하기 위한 테스트신호를 전송하며, 디코더로 상기 샘플치를 디코딩함과 동시에 상기 테스트 신호를 사용하여 전송로의 전송특성의 등화를 행하는 전송시스템에 사용되는 디코더 등화기용 서브-레인지형 A/D 변환기에 있어서, 복수의 A/D 변환기를 순차 접속하고 전단의 A/D 변환기의 구동용 클럭 주파수가 후단의 A/D 변환기의 구동용 클럭 주파수의 배수가 되도록 구성된다.
이하 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
이 실시예에서는 고품위 텔레비젼신호의 신호전송 방식으로 개발된 MUSE 전송시스템, 즉 프레임, 필드, 라인 사이에서 어프셋 샘플링에 의하여 얻어진 아날로그 신호를 전송하기 위한 아날로그 신호 전송시스템을 예로들어 설명한다.
제 1 도는 본 발명에 의한 디코더용 등화기의 일실시예를 나타낸 블록도이다.
제 1 도에 있어서, 참조번호 1은 MUSE 방식을 사용하여 아날로그 입력신호을 32.4MHz로 샘플링하는 A/D 변환기이다. 참조번호 2는 A/D 변환기(1)의 출력신호를 트렁크 샘플링 클럭비인 16.2MHz(Ms/s : 초당 메가샘플)의 신호로 변환하는 A/D 변환기이다. 3은 지연회로, 4는 가산기이다. 5는 가변탭(tap)에 의하여 구성되는 등화필터이고, 이 등화필터는 등화보정치를 만든다. 참조번호 6은 중계시스템신호에 미리 삽입되어 전송로의 변형을 측정하기 위한 임펄스 응답파형으로 VIR(Vertical Interval Test)신호를 추출하는 VIT 신호 추출회로이다. 참조번호 7은 추출회로(6)로부터 공급되는 신호파형 데이터를 입력한 다음에 변형량을 연산하기 위해 저장된 파형데이터와 비교하고, 등화보정치를 산출하도록 등화필터(5)의 가변탭을 제어하는 CPU이다. 이 보정치를 가산기(4)로 중계시스템신호에 가산함으로써 전송회로의 전송특성의 등화가 행해진다.
MUSE 방식의 중계시스템이 16.2MHz의 샘플링 클럭비를 갖는 반면에, 등화시스템은 32.4MHz의 샘플링 클럭비에서 작동한다. 즉, 제 4 도는 MUSE방식의 등화에 필요한 샘플링 클럭비를 나타낸 설명도이다. 제 4 도에 나타낸 바와 같이, 8.1MHz의 로울 오프(roll-off) 특성(a)을 형성할 목적으로 16.2MHz에서 샘플링하게 되면 차단주파수 8.1NHz보다 고역의 성분의 특성(b)의 사선부분으로 나타낸 바와 같이 폴드오버(fold-over)되어 버린다. 16.2MHz의 2배의 샘플링주파수 32.4MHz로 샘플링 행하면 상기의 폴드오버를 발생시키지 않고, 등화하는데 필요한 샘플링비를 형성할 수가 있다.
제 2 도는 본 발명에 의한 디코더용 등화기의 다른 실시예를 나타낸 블록도이다.
제 2 도에 있어서 제 1 도와 동일한 요소에는 동일부호를 붙였으며 그 설명을 생략한다. 참조번호 8은 16.2MHz로 입력신호를 샘플링하는 A/D 변환기이고, 그 출력신호는 중계시스템에 사용된다. 참조신호 9는 32.4NHz로 입력신호를 샘플링하는 A/D 변환기이고, 이것은 등화시스템의 회로요소로서 사용된다.
제 2 도에 나타낸 구성에 의하면 중계시스템에 대하여 분기로로서 형성된 등화시스템용의 A/D 변환기(9)는 6비트 정도의 분해능을 갖는 것이면 충분하다. 또 등화필터(5)도 직류분을 통하지 않는 조건이면 6비트의 입력신호를 처리할 수 있는 것으로 좋다고 생각된다.
여기서, 6비트의 분해능을 가지는 등화시스템용 A/D 변환기(9)와 중계시스템용 A/D 변환기(8)와의 사이에 위상차가 문제가 된다. 그러나 보정의 조작을 등화시스템 루우프로 반복하여 행하는 방법을 체택하도록 하고 있으므로, 상기의 위상차가 1클럭의 1/5정도 이하로 억제하도록 하면 전혀 문제는 발생하지 않는다. 상기의 순환방법에 의하면 디코더측에 있어서의 등화에서는 등화량이 적어도 되고, 등화후에 디지탈 회로의 특성이 이상 특성이라고 간주되므로 상당히 간단하게 구성할 수 있다.
제 3 도는 제 1 도 및 제 2 도에 나타낸 CPU(7)의 처리동작을 나타낸 플로우챠트이다.
제 3 도의 플로우챠트에 있어서, 스탭(S1)에서 VIT신호 추출회로(6)에 의하여 VIT 신호의 데이터를 판독하여 CPU(7)에 전달한다. 스탭(S2)에서 CPU(7)에 미리 저장되어 있는 이상 임펄스응답의 데이터에서 추출된 데이터를 감산하여 오차를 계산한다. 스탭(S3)에서 가변탭으로 구성되는 등화필터(5)에서의 중심탭의 계수를 중심탭 이외의 오차의 합과 동일하게 한다. 스탭(S4)에서 중심탭 이외의 탭들의 오차에 -1을 곱한다. 그 결과 등화필터(5)의 이득이 제로가 되므로, 중계시스템은 d.c 변동이 생기지 않는다. 스탭(S5)에서 등화동작의 진동력을 제거하도록 오차값에 α (α〈1)를 곱한다. 스탭(S6)에서 앞에서 구해진 필터계수로부터 오차를 감산한다. 스탭(S7)에서 오차 데이터를 등화필터의 가변탭에 보내 필터를 제어한다. 스탭(S8)에서 오차값이 소정의 값(β)보다 작아질때까지 상기 동작을 반복한다.
이 경우의 수렴상태는 스탭(S8)에서 나타내는 바와 같이 16.2MHz의 오차 즉, 본래 MUSE 방식의 신호로서 판독된 샘플치가 가진 오차만으로 결정된다.
VIT 신호에 대해 하기에 더욱 상세하게 설명한다. 제 5 도 MUSE 방식에 사용되는 VIT 신호의 일예를 나타낸 파형도이다. 즉, 제 5 도 내의 a 는 제 n번째 프레임에 대한 임펄스 응답파형이고, 제 5 도 내의 b 는 제 n+1번째의 프레임에 대한 임펄스 응답파형이다. a 에 나타낸 파형은 중심점(M)에서 최고치(x 표시)를 가지고, 진폭이 M점으로부터 좌측 및 우측으로 멀어짐에 따라서 점차 감소하고 있다. 이 응답특성은 "x"로 나타낸 바와 같이 횡축상에서 등간격으로 제로 교차점을 갖는다.
제 5 도 내의 b 의 파형은 "o"으로 나타낸 바와 같이, a의 "x"위치에 대응하는 중심부분의 두 위치에서 최고치를 가지며, 그 밖의 "x"위치에서 진폭의 피크치를 갖는다. 따라서 제 5 도 내의 a 와 b 의 파형을 합성함으로서, 32.4MHz에서 샘플된 데이터를 얻을 수가 있다. 따라서 변형이 없는 전송시스템이면 완전히 등가인 파형의 신호가 얻어진다. 전송시스템에 변형이 있으면 임펄스 응답파형도 변형을 받아 "x"표시 및 "o"표시의 위치에서 값의 오차를 발생하게 된다.
상기한 제 1 도 및 제 2 도의 VIT 신호 추출회로(6)에는 파형등화를 위해 등화필터(5)를 제어하는 CPU(7)에 이 임펄스 응답파형의 데이터를 공급한다. 그런데 예를들면 제 2 도에 나타낸 실시예에 있어서 디코더측에서 등화가 행해질 경우에 실제적인 문제로서 다음과 같은 두가지점을 극복하지 않으면 안된다. 즉 (1)엔코터측에서 등화가 행해질때 엔코더와 디코더 사이에서의 등화 경합, (2) CPU(7)에서 등화필터(5)에 데이터를 로딩할때 중계시스템 신호에서의 홈의 발생.
(1)항에 관하여, 엔코더측에서 등화가 행해지는 동안에 디코더측에서 등화를 행하지 않도록 하기 위해 엔코더측에서 등화를 행하고 있는 것을 나타내는 이터레이션 플래그(iteration flag)가 제공된다.
(2)에 관해서는 두가지 방법이 있다. 그 하나는 등화필터 (5)를 2조 준비하여 중계시스템에 사용하고 있지 않는 등화필터에 미리 데이터 로딩을 하고 2조를 서로 절환하여 데이터로딩이 끝난 등화필터를 중계시스템에 삽입하여 사용하는 방법이다. 다른 하나는 데이터로딩중엔 등화를 금지하고 등화필터의 출력을 제로로 하는 방법이다. 이 방법에 의하면 데이터 로딩중의 등화되지 않는 기간이 일순간 발생하나, 이것에 의하여 직류분레벨이 변화하는 것이 아니므로 무시하여도 좋다.
제 6a 도 및 제 6b 도는 제 1 도 및 제 2 도에 나타낸 가변탭 등화필터 (5)의 한 구성예를 나타낸 블록도이다. 제 6a 도의 회로와 제 6b 도의 회로는 단자 ① 내지 단자 ⑦ 에 연결되어 하나의 회로를 형성한다. 제 6a 도 및 제 6b 도에서 101은 압력단자, 102는 라인리시버(line receiver)이다. 103 내지 106, 113, 114, 131 내지 146, 154 및 157은 32MHz 1클럭주기로 신호를 지연시키는데 사용된 각각의 플립플롭이다. 107 내지 110 및 123 내지 130은 3상태 버퍼이고, "0", "1" 및 "오픈"상태에 따라서 동작한다. 111 및 112는 16MHz 3클럭주기로 신호를 지연시키는 지연회로이다. 115 내지 122는 각각 11비트의 RAM, 1147 내지 153 및 156은 가산기, 155는 16MHz n클럭주기(n≤128)로 신호를 지연시키는 지연회로이다. 158은 AND 게이트, 159는 출력단자이다. 160은 RAM(115 내지 122)의 기록용 어드레스를 발생하는 카운터이다.
이들 RAM, 3상태 버퍼, 플립플럽 및 가산기, 즉 121, 129, 137, 145 및 151은 그룹으로 조합되어 전체적으로 가변탭 등화필터의 기본구조를 형성하도록 직열로 접속된다. 이 필터특성은 RAM(118 내지 122)의 계수에 의해 결정되고, 가변탭 필터는 상기 RAM의 계수를 CPU(7)에 의하여 변화시켜 특성을 가변케 하는 것이다.
제 6a 도의 플립플롭(104)에 의해 32MHz 1클럭이 지연됨으로써, 상단상의 탭(T2, T4, T6, T8, T10, T12, T14및 T16)이 하단상의 탭(T1, T3, T5, T7, T9, T11, T13및 T15)과 분리되어 각각 16MHz의 클럭으로 동작된다.
지연회로(155)와 가산기(156)를 16MHz n클럭주기(n
Figure kpo00001
128)로 지연을 하게 조합하므로서, 중계시스템과 등화 필터시스템 사이에 타이밍을 조정할 수가 있다. 즉, CPU(7)는 VIT 신호파형의 링잉(ringing)이 최대가 되는 점에서 상기 필터가 중심탭(T8또는 T9)이 위치하도록 제어한다.
카운터(150)는 CPU(7)에서 RAM(115 내지 122)으로 데이터를 로딩하기 위한 어드레스를 발생한다. CPU(7)가 각 RAM에 데이터를 로딩할때, AND 게이트(158)가 "로우"을 출력하여 등화필터(5)의 출력을 제로로하므로써 중계시스템에 대한 등화를 일시금지시킨다.
상기한 바와 같이, 상기 실시예에 의한 등화필터의 구성은 입력비트수가 적으므로(6비트) 비교적 간단하다. 11비트의 RAM을 그 탭용으로 사용하도록 하여 모두 16개의 탭을 갖는 필터로 구성된다. VIT 신호중심에 가까운 부분에 대응하는 탭은 6비트 입력으로 되고, 중심으로부터 멀리 떨어진 부분에 대응하는 탭은 5비트 입력으로 된다. 또 본 실시예에서는 탭의 위치를 수정할 수가 있으므로 등화필터의 중심부분의 탭의 위치를 자유롭게 선택할 수가 있다.
제 7 도, 8 도 및 9 도는 상기의 디코더용 등화기에 적합한 서브레인지형 A/D 변환기의 구성예를 나타낸다. 종래의 서브레인지형 A/D 변환기가 일반적으로 클럭비 16MHz용과 클럭비 32MHz용인 2개의 A/D 변환기를 구비하는 반면에, 본 발명에 의한 서브레인지형 A/D 변환기는 VIT 신호와 고품위 텔레비젼신호용의 A/D 변환에 공용할 수 있도록 구성되므로, 종래의 A/D 변환기에 비해 회로규모가 작다.
일반적으로 서브레인지형 A/D 변환기에 있어서 각각의 A/D 변환단의 동작속도는 변환기 전체의 동작속도보다 빠르게 할 필요가 있다. 또 6비터 정도까지의 비교적 저분해능인 A/D 변환기는 비교적 용이하게 고속동작의 것을 제작할 수가 있다. 따라서, 예를들면 고품위 텔레비젼신호의 서브샘플링 전송에 사용하는 10비트 정도의 고분해능의 A/D 변환기는 서브레인지형으로 구성함과 동시에 각단 A/D 변환기의 분해능을 최대 6비트 정도로 고정시키면, 비교적 용이하게 고속도, 고분해능의 A/D 변환기가 실현된다.
이 실시예의 서브레인지형 A/D 변환기는 상술한 서브레인지형의 이점을 이용한다. 제 7 도에 나타낸 바와 같이, 예를 들면 10비트의 변화출력 디지탈신호중 상위 6비트의 변환을 행하는 전단의 A/D 변환기(204)의 구동용 클럭비를 텔레비젼신호 샘플용 클럭비 16.2MHz의 2배인 32.4MHz로 하고, 하위 5비트의 변환을 행하는 후단의 A/D 변환기(212)의 구동용 클럭비를 16.2MHz의 그대로 하므로서, 클럭비 32.4MHz의 A/D 변환기(204)는 텔레비젼 신호의 상위 디지트의 변환과 전송특성 검출용 VIT 신호의 형성에 공용된다. 따라서 본 실시예의 A/D 변환기에 있어서 예를들면 10비트 정도의 고분해능의 A/D 변환을 고속으로 행할 수가 있고, A/D 변환의 정밀도는 후단의 A/D 변환기(212)의 입력으로 결정된다. 결국 클럭비 16.2MHz로 구성되는 A/D 변환기(212)에 의해 정밀도가 결정되는 것이므로 변환정밀도의 관점에서, 전후단에 대한 구동클럭비를 16.2MHz로 하는 종래의 서브레인지형 A/D 변환기와 동일하다.
다음에 제 7 도에 도시된 A/D 변환기 구성과 동작을 설명한다. 먼저 상이 변환단 및 하위변환단을 각각 구동하는 32.4MHz 및 16.2MHz의 클럭펄스는 제 8 도에 나타낸 바와 같이 만들어진다. 클럭발생기(도시생략)가 50% 이하의 듀티 싸이클을 갖는 16.2MHz의 클럭을 입력단자(219)에 입력하고 지연소자(220)를 통해 직접 XOR 게이트(221)에 공급하므로서 게이트(221)에서 32.4MHz의 클럭이 출력된다. 다른 XOR 게이트(222)를 통해 16.2MHz의 클럭이 전달된다.
또한 32.4MHz 및 16.2MHz의 클럭펄스는 제 9 도에 도시된 바와 같이 각각 OR 게이트(223, 225)를 통해 공급되어 변환기의 출력단자(224, 226)로부터 외부로 인출하여 다른 용도로 사용한다.
제 7 도에 도시된 서브레인형 A/D 변환기에 있어서는 입력단자(201)로부터의 고품위 텔레비젼신호등의 아날로그 입력신호를 샘플러(202)에 인도한 다음 그 신호를 클럭단자(h)에 공급된 32.4MHz의 클럭펄스에 의하여 샘플링한다. 1샘플링 주기 동안 콘덴서(203)에 의해 유지되는 이 샘플된 신호가 A/D 변환기(204)에 인가되므로, 그 전압레벨은 클럭단자(h)로부터의 32.4MHz의 클럭펄스에 의하여 구동되어 상위 6비트의 디지탈신호로 변환된다. 상기 상위 6비트의 디지탈 신호를 OR 게이트(205)를 거쳐 출력단자(203)로부터 인출하면, 제 11 도에 나타낸 바와 같은 파형의 아날로그 테스트신호를 입력단자(201)에 인가했을 때에 제 10 도에 나타낸 바와 같은 단위 임펄스로 된 클럭비 32.4MHz의 디지탈 테스트 파형신호가 얻어진다.
한편 전단의 A/D 변환기(204)로부터의 클럭비 32.4MHz의 상위 6비트의 변환출력 디지탈신호를 16.2MHz의 클럭펄스에 의하여 구동되는 플립플롭(207)에 공급하므로서, 상기 32.4MHz의 클럭비를 16.2MHz로 변환한 후 D/A 변환기(208)에 공급되어 아날로그 신호로 재변환된 다음 감산기(211)에 공급된다. 이 감산기(211)는 입력단자(201)에서 아날로그 입력신호를 유도하여 샘플러(209)에 의하여 16.2MHz의 클럭펄스로 샘플한 다음 1샘플링 주기동안 콘덴서(210)에 의해 유지되는 신호를 입력하는 다음 입력을 갖는다. 따라서 이 감산기(211)가 상위 변환 디지탈신호에 상당하는 아날로그 신호를 아날로그 입력신호로부터 감산한 차분의 아날로그 신호를 검출한 다음, 이 차분 아날로그 신호를 클럭단자(l)로부터의 16.2MHz의 클럭펄스에 의하여 구동된 후단의 A/D 변환기(212)에 공급하므로서, 5비트의 하위변환 디지탈신호를 얻게 된다.
도시된 회로구성에서 아날로그 입력신호를 10비트의 디지탈신호로 변환하는 것이므로 하위변환단(conversion stage)은 상위변환단의 변환출력신호 6비트를 공제한 하위 4비트의 디지탈신호를 충분히 산출한다. 그러나 각단 단위 A/D 변환기로서 최대 6비트까지는 비트수에 의한 구성, 제작의 난이도에 큰 차이가 없으므로, OR 게이트(213)와 출력단자(214)를 통해 16.2MHz의 클럭비에서 하위 변환출력을 제공하는 하위 4비트와 가산기(216)에 캐리어 또는 보로우어(borrower)를 제공하는 최상위 1비트를 갖는 5비트 분해능을 갖도록 A/D 변환기(212)를 설계한다. 또한 이 가산기(216)는 16.2MHz 클럭으로 구동되는 또 다른 플립플롭(215)를 통해 플립플롭(217)의 출력을 입력한다. 가산기(216)로부터의 오우버플로우 비트(OF)와 함께 A/D 변환기(212)로부터의 캐리어 또는 보로우어에 의한 가산된 16.2MHz 클럭비의 6비트 상위 디지탈신호를 OR 게이트(217)에 공급하게 되면, 이 OR 게이트(217)는 16.2MHz 클럭비의 상위 6비트 변환출력 디지탈신호를 출력단자(218)에 전달한다.
이상과 같이 구성된 서브레인지형 A/D 변환기는 실제로 제 1 도에 나타낸 디코더용 등화기에 포함되는 A/D 변환기(1)와 서브샘플링회로(2)로 이루어지는 회로부분을 구체화한 구성을 형성한다. 서브레인지형 A/D 변환기에 있어서 단자(214, 218)로부터 출력되는 중계시스템용의 샘플링비의 신호는 지연회로(3)에 공급되고, 단자(206)로 부터 출력되는 등화샘플링비의 출력신호는 등화필터(5)에 공급된다.
또한, 제 7, 8 도 및 제 9 도에 나타낸 A/D 변환기는 통상의 서브레인지형 A/D 변환기와 같이 다양하게 변경할 수가 있다. 예를들면 도시한 구성예에 있어서 전단 A/D 변환기출력 디지탈신호를 플립플롭(207)에 의하여 낮은비의 디지탈 신호로 변환한 다음 D/A 변환기(208)에서 아날로그신호로 재변환하고 있으나, A/D 변환기(204)로부터의 높은비의 32.4MHz의 상위출력 디지탈신호를 D/A 변환기(208)에 의해 직접 아날로그 신호로 재변환하도록 할 수도 있다.
감산기(211)를 이용하여 입력단자(201)의 입력 아날로그 신호로부터 D/A 변환기(208)에 의해 산출된 아날로그 신호를 감산하는 대신에, A/D 변환기(212)의 기준레벨에 이 재변환된 아날로그 신호를 가산한 상태에서 양자의 차분을 A/D 변환하도록 입력단자(201)의 입력 아날로그 신호를 A/D 변환기(212)에 직접 공급하게 구성할 수도 있다. 또, 후단의 A/D 변환기(212)에 대해 하위 4비트의 변환출력을 구하기 위해 5비트로 구성하고, 그 동적영역을 소요영역의 2배로 설정하고 있으나 실제로는 영역폭에 그 정도의 여유분을 가지게할 필요는 없다고 볼 수 있다.
한편 클럭비에 관해서는 제 8 도에 나타낸 바와 같이 낮은비의 클럭펄스만을 공급하여 시스템내에서 클럭비를 2배하고 있으나, 반드시 그럴 필요는 없으며, 낮은 비 16.2MHz와 높은비 32.4MHz의 2개의 클럭펄스를 발생원으로부터 별개로 공급하도록 할 수 있는 것은 물론이나 양자간의 위상관계가 변환특성에 영향을 미칠염려가 있으므로 도시한 바와 같이 클럭비의 내부배율을 행하는 편이 바람직하다. 또 A/D 변환기의 단수도 2단에 한정되지 않고 복수단으로 할수도 있다.

Claims (14)

  1. 고품위 텔레비젼 신호를 소정의 샘플링 주파수로 샘플링하고, 상기 샘플치와 전송로의 전송특성을 검출하기 위한 테스트신호를 전송하며, 디코더에서 상기 샘플치를 디코딩하고, 상기 테스트신호를 이용하여 전송로의 전송특성을 등화하는 전송시스템에 사용되는 디코더용 등화기에 있어서, 상기 샘플치를 상기 소정의 샘플링 주파수의 2배인 샘플링 주파수로 샘플링하는 제 1 샘플링 수단과 ; 상기 샘플치를 상기 소정의 샘플링 주파수로 샘플링하는 제 2 샘플링수단과 ; 상기 제 1 샘플링수단의 출력신호를 필터링하여 전송되어온 상기 고품위 텔레비젼신호의 전송변형을 보정하기 위한 보정치를 만드는 필터수단과 ; 상기 제 2 샘플링수단의 출력신호에서 지역된 상기 출력신호를 상기 필터수단의 출력신호에 가산하는 가산수단과 ; 상기 가산수단의 출력신호로부터 상기 테스트신호를 추출하는 추출수단과 ; 상기 추출수단이 출력하기 상기 테스트신호에 관한 데이터를 입력하고, 연산된 오차에 근거하여 상기 필터수단의 보정치를 결정하며, 상기 오치가 소정치 이하가 될때까지 데이터 입력, 오차 계산 및 보정치 결정의 처리동작을 반복하는 연산수단으로 이루어진 디코더용 등화기.
  2. 제 1 항에 있어서, 상기 제 2 샘플링수단이 상기 제 1 샘플링수단의 후단에 배치되어 서브샘플링회로로서 형성된 것을 특징으로 하는 디코더용 등화기.
  3. 제 1 항에 있어서, 상기 제 1 샘플링수단과 상기 제 2 샘플링수단이 병렬로 배치되는 것을 특징으로 하는 디코더용 등화기.
  4. 제 1 항에 있어서, 상기 필터수단이 직류성분을 포함하지 않는 보정치를 생성하는 것을 특징으로 하는 디코더용 등화기.
  5. 제 1 항에 있어서, 상기 제 2 샘플링수단과 상기 필터수단에 동일 분해능의 샘플치 데이터가 공급되고, 상기 필터수단이 상기 샘플치 데이터의 하위비트를 무시하는 것을 특징으로 하는 디코더용 등화기.
  6. 제 1 항에 있어서, 상기 필터수단에는 상기 제 2 샘플링수단에 공급된 데이터 보다 분해능이 낮고 속도가 빠른 A/D 변환기에 의해 생성된 데이터가 제 1 샘플링 수단에 의해 공급되는 것을 특징으로 하는 디코더용 등화기.
  7. 제 1 항에 있어서, 상기 테스트 신호는 기준 임펄스 신호이고, 상기 필터수단의 상기 보정치는 상기 기준임펄스 신호가 소정의 이상적인 특성이 되도록 생성되어지는 것을 특징으로 하는 디코더용 등화기.
  8. 제 1 항에 있어서, 상기 필터수단은 연산수단이 보정치를 조정하는 기간중에 출력신호를 제로로 하는 것을 특징으로 하는 디코더용 등화기.
  9. 제 1 항에 있어서, 상기 필터수단은 하나의 필터수단이 필터링동작을 행하는 동안 다른 필터수단이 데이터를 로딩하도록 교대로 절화되는 두세트의 필터수단으로 구성된 것을 특징으로 하느 디코더용 등화기.
  10. 제 1 항에 있어서, 이터레이션 플레그가 엔코더측에서 등화중심을 나타낼때 디코더측의 등화동작이 행해지지 않는 것을 특징으로 하는 디코더용 등화기.
  11. 고품위 텔레비젼신호를 소정의 샘플링 주파수로 샘플링하고, 그 샘플링치와 전송로의 전송특성을 검출하기 위한 테스트 신호를 전송하며, 디코더로 상기 샘플치를 디코딩하고 상기 테스트 신호를 이용하여 전송로의 전송특성을 등화하는 전송시스템에 사용되는 서브레인지형 A/D 변환기에 있어서, 전단의 A/D 변환기의 구동용 클럭주파수가 후단의 A/D 변환기의 구동용 클럭주파수의 배수가 되게하여 차례로 접속된 복수단의 A/D 변환기로 이루어진 서브레인지형 A/D 변환기.
  12. 제 11 항에 있어서, 상기 복수단의 A/D 변환기가 두단으로 구성된 것을 특징으로 하는 서브레인지형 A/D 변환기.
  13. 제 11 항에 있어서, 전단의 A/D 변환기의 구동용 클럭주파수가 32.4MHz이고 후단의 A/D 변환기의 구동용 클럭주파수가 16.2MHz인 것을 특징으로 하는 서브레인형 A/D 변환기.
  14. 제 11 항에 있어서, 상기 후단의 A/D 변환기에 필요한 최소한 최대 분해능 이상의 분해능이 제공되고, 그 여분의 분해능이 전체변환출력 디지탈치를 수정하는데 사용되는 것을 특징으로 하는 서브레인지형 A/D 변환기.
KR1019880012115A 1987-09-25 1988-09-20 디코더용 등화기 KR920003719B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP23889187A JPS6482778A (en) 1987-09-25 1987-09-25 Equalizer for decoder
JP62-238891 1987-09-25
JP87-238891 1987-09-25
JP87-320077 1987-12-19
JP62320077A JPH01162420A (ja) 1987-12-19 1987-12-19 サブレンジ型ａ／ｄ変換装置

Publications (2)

Publication Number Publication Date
KR890006084A KR890006084A (ko) 1989-05-18
KR920003719B1 true KR920003719B1 (ko) 1992-05-09

Family

ID=26533966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012115A KR920003719B1 (ko) 1987-09-25 1988-09-20 디코더용 등화기

Country Status (6)

Country Link
US (1) US4949168A (ko)
EP (2) EP0526913B1 (ko)
KR (1) KR920003719B1 (ko)
CN (1) CN1012782B (ko)
CA (1) CA1296095C (ko)
DE (2) DE3883673T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144431A (en) * 1988-04-04 1992-09-01 Zenith Electronics Corporation Television signal transmission system with temporal processing
FR2649273B1 (fr) * 1989-06-30 1991-09-13 Portenseigne Radiotechnique Dispositif d'egalisation autoadaptative pour des echantillons numeriques codes en duobinaire
US5063445A (en) * 1990-04-19 1991-11-05 Nippon Hoso Kyokai Multiple sub-sampling transmitting/receiving system performing interfield and interframe offset sub-sampling of a broad bandwidth television signal
JP3168576B2 (ja) * 1990-07-09 2001-05-21 ソニー株式会社 波形等化フィルタ装置
GB2258969A (en) * 1991-08-21 1993-02-24 British Broadcasting Corp Decoding of composite television signals
US5371762A (en) * 1992-05-04 1994-12-06 At&T Corp. Technique utilizing signal storing devices for cancelling signal dispersion
WO1995013660A1 (fr) * 1993-11-09 1995-05-18 Sony Corporation Appareil de quantification, procede de quantification, codeur a haute efficacite, procede de codage a haute efficacite, decodeur, supports d'enregistrement et de codage a haute efficacite
KR0145439B1 (ko) * 1994-06-14 1998-07-15 김광호 고선명 텔레비젼용 적응등화기의 동작제어 방법 및 장치
US5912828A (en) * 1995-12-28 1999-06-15 Lucent Technologies Inc. Equalizer filter configuration for processing real-valued and complex-valued signal samples
US8675722B2 (en) * 2003-09-23 2014-03-18 International Business Machines Corporation Methods and apparatus for snapshot-based equalization of a communications channel
JP2006243043A (ja) * 2005-02-28 2006-09-14 Sanyo Electric Co Ltd 高域補間装置及び再生装置
US8773793B1 (en) * 2012-08-03 2014-07-08 Western Digital Technologies, Inc. Disk drive selecting target response based on identified response
JP2022007503A (ja) * 2020-06-26 2022-01-13 富士通株式会社 受信装置及び復号化方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2264432B1 (ko) * 1974-03-15 1976-12-17 Thomson Csf
JPS558052B2 (ko) * 1975-01-23 1980-03-01
JPS5948569B2 (ja) * 1975-05-01 1984-11-27 ソニー株式会社 高速アナログデジタル変換装置
DE2905980A1 (de) * 1979-02-16 1980-08-28 Siemens Ag Monolithisch integrierbare elektronische schaltung
DE3414271A1 (de) * 1984-04-14 1985-10-24 ANT Nachrichtentechnik GmbH, 7150 Backnang Verfahren zur modulation und synchronen demodulation von nach dem prinzip der offsetmodulation/-abtastung aufbereiteten farbfernsehsignalen sowie anordnung zum durchfuehren dieses verfahrens
US4621286A (en) * 1984-05-29 1986-11-04 Rca Corporation Spatial-temporal frequency interleaved processing of a television signal with reduced amplitude interleaved sections
JPH0799875B2 (ja) * 1986-01-27 1995-10-25 日本放送協会 サブサンプル伝送における等化方法
DE3640848A1 (de) * 1986-11-29 1988-06-09 Thomson Brandt Gmbh Verfahren zur kompatiblen erhoehung der aufloesung bei einem farbfernsehsystem

Also Published As

Publication number Publication date
CN1012782B (zh) 1991-06-05
US4949168A (en) 1990-08-14
DE3855138D1 (de) 1996-04-25
EP0526913A3 (en) 1993-07-14
EP0308776B1 (en) 1993-09-01
EP0526913A2 (en) 1993-02-10
EP0308776A3 (en) 1990-05-16
CN1032276A (zh) 1989-04-05
EP0526913B1 (en) 1996-03-20
DE3855138T2 (de) 1996-08-22
DE3883673T2 (de) 1994-03-03
EP0308776A2 (en) 1989-03-29
KR890006084A (ko) 1989-05-18
CA1296095C (en) 1992-02-18
DE3883673D1 (de) 1993-10-07

Similar Documents

Publication Publication Date Title
KR920003719B1 (ko) 디코더용 등화기
US4306249A (en) Digital signal processing method and apparatus
US4303895A (en) Automatic equalizer
EP0156480B1 (en) Timing control signal generator for teletext signal waveform equalizer
US4713692A (en) Method and apparatus for deriving frame interval signals
EP0466434A2 (en) Waveform equalizing filter unit
US5333149A (en) Process and a circuit for adapting coefficients in a modem equalizer
JP2901645B2 (ja) 波形等化回路
EP0570190A2 (en) Waveform equalizing system
JP2635668B2 (ja) デジタル波形等化装置
KR0129528B1 (ko) 비디오 신호 처리 장치
EP0042446A1 (en) Automatic equalizer
JPH0377691B2 (ko)
JP3001959B2 (ja) 同期信号発生方法及びその同期信号発生装置
JP3031961B2 (ja) ディジタルコンバーゼンス補正装置
JPH0435575A (ja) Ｍｕｓｅ信号の同期分離回路
JP2770854B2 (ja) 直流再生回路
JP2931322B2 (ja) 信号伝送方法及び信号伝送回路
CA1309160C (en) Sub-range type decoder
JP2857396B2 (ja) 同期信号発生回路
JPH0129877Y2 (ko)
JPH0470826B2 (ko)
JPH0530387A (ja) 波形等化装置
JPH04167876A (ja) テレビジョン信号変換装置
JPH04367170A (ja) ゴースト除去装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990408

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee