JPH01162420A - サブレンジ型ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン信号のサブサンプル伝送系にお
ける伝送特性の自動等化を行なうに適したサブレンジ型
Ａ／Ｄ変換装置に関し、特に、通常のサブレンジ型Ａ／
Ｄ変換装置に比して回路規模を増大させることなく、自
動等化用試験信号のＡ／Ｄ変換とテレビジョン信号のＡ
／Ｄ変換とに共用し得るようにしたものである。

（発明の概要） 本発明は、高品位画像信号サブサンプル伝送特性の自動
等化に用いるサブサンプル値伝送りロックレートの２倍
のクロックレートの特性検出用単位インパルス信号のＡ
／Ｄ変換と画像信号のＡ／Ｄ変換とに共用するために、
直並列サブレンジ型Ａ／Ｄ変換装置の上位変換段のクロ
ックレートを下位変換段クロックレートの２倍にすると
ともに、下位変換段の分解能を所要値より大きくして変
換出力のフィードホワード誤差修正を行ない得るように
したものである。

（従来の技術） 高品位画像信号のサブサンプル伝送などのディジタル伝
送における伝送特性の自動等化に際して伝送特性の歪を
検出するために伝送するテスト信号として、本願発明者
は、さきに、特開昭６２−１７２．８２６号公報により
単位インパルスをディジタル画像信号等に挿入して伝送
し、その受信変換出力波形を理想波形と比較した結果に
応じ、例えば伝送路に介挿した可変係数フィルタの特性
を制御するなどして、伝送特性を等化するようにした自
動等化方式を開示した。

例えば、高品位画像信号のサブサンプル伝送においては
、ベースバンド帯域２２ＭＨｚの画像信号をサンプル周
波数１６ＭＨｚでサンプルし、８ＭＨｚ遮断のロールオ
フ特性を呈する伝送路を介してディジクル伝送するので
あるから、伝送路特性の等化は、折返し成分がベースバ
ンド伝送帯域内に落ちるのを避けてサンプルクロック１
６ＭＨｚの２倍のクロックレー）３２ＭＨｚで行なう必
要がある。しかして、１６ＭＨｚのクロックレートで１
点おきに零になる画像信号のデイジットパルスはすべて
同相であるが、例えば画像信号の垂直帰線期間に挿入す
る伝送特性検出用インパルス部分は、位相制御信号Ｃｓ
ｓとして、第２図に示すように画像信号のフレーム毎に
位相を反転させ、サンプル・クロック１６ＭＨｚの半周
期、ずなわち、３２Ｍｌ１ｚのクロック周期だけ位相を
ずらして挿入し、クロック・レート３２　Ｍ　＋１　ｚ
のレスポンスが得られるようにする。

上述のような伝送特性自動等化方式において第２図に示
したような単位インパルス信号を符号化画像信号に挿入
して伝送し、第３図に示すように正弦自乗波と同様の受
信特性波形を理想波形と比較して伝送特性のずれを検出
するには、従来は、ディジタル画像信号符号化用のクロ
ックレー目６ＭＨｚのＡ／Ｄ変換装置とは別に、クロッ
クレート３２ＭＨｚのＡ／Ｄ変換装置を備える必要があ
った。

（発明が解決しようとする問題点） したがって、従来は、画像信号サブサンプル伝送路に前
述した方式の自動等化を施す場合に、同様なＡ／Ｄ変換
装置を２個備えて回路規模が増大するばかりでなく、双
方のＡ／Ｄ変換装置相互間に、信号レベルの不整合、信
号遅延量のずれ等が発生して総合的に性能の低下を来す
、という問題点があった。

（問題点を解決するための手段） 本発明の目的は、上述した従来の問題点を解決し、画像
信号など被伝送情報信号の符号化と伝送路自動等化用の
単位インパルスなど伝送特性検出用テスト波形信号の形
成とに、回路規模を特に増大させることなく、共用し得
るように構成したサブレンジ型のＡ／Ｄ変換装置を提供
することにある。

すなわち、本発明サブレンジ型Ａ／Ｄ変換装置は、複数
段のＡ／Ｄ変換器を順次に接続したサブレンジ型Ａ／Ｄ
変換装置において、前段部のＡ／Ｄ変換器における駆動
用クロック周波数を後段部のＡ／Ｄ変換器における駆動
用クロック周波数の倍数としたことを特徴とするもので
ある。

（作　用） したがって、本発明サブレンジ型Ａ／Ｄ変換装置におい
ては、被伝送情報信号の符号化と伝送路自動等化用テス
ト波形信号の形成とに前段部のＡ／Ｄ変換器を共用し得
るので、ディジタル伝送用回路装置の規模を特に増大さ
せることなく、伝送特性の自動等化を行なうことが可能
となる。

（実施例） 以下に図面を参照して実施例につき本発明を詳細に説明
する。

すなわち、本発明サブレンジ型Ａ／Ｄ変換装置の構成例
を第１図（ａ）〜（ｃ）に示す。

しかして、一般に、サブレンジ型Ａ／Ｄ変換装置におけ
る各段の単位のＡ／Ｄ変換器の動作速度は、装置全体の
動作速度より速くしておく必要があり、また、６ビツト
程度までの比較的低分解能のＡ／Ｄ変換器は、比較的容
易に高速動作のものを製作することができる。

したがって、例えば高品位画像信号のサブサンプル伝送
に用いる少なくとも１０ビット程度の高分解能のＡ／Ｄ
変換装置は、サブレンジ型に構成するとともに各段Ａ／
Ｄ変換器の分解能を最大６ビツト程度に留めれば、比較
的容易に高速・高分解能のＡ／Ｄ変換装置を実現し得る
という利点が得られる。

本発明サブレンジ型Ａ／Ｄ変換装置においては、サブレ
ンジ型の上述した利点を巧みに利用し、第１図（ａ）〜
（Ｃ）に示すように、例えば１０ビツトの変換出力ディ
ジタル信号のうち、上位６ビツトの変換を分担する前段
のＡ／Ｄ変換器４の駆動用クロツクレートを画像信号サ
ンプル用クロックレート１６．２Ｍ１１ｚの２倍の３２
．４Ｍ１ｌｚにするとともに、後段の下位Ａ／Ｄ変換器
１１の駆動用クロックレートは１６．２Ｍ１（ｚのまま
とし、クロックレート３２．４ＭＨｚの前段Ａ／Ｄ変換
器を画像信号の上位デイジット変換と伝送特性検出用テ
スト波形信号の形成とに共用する。

したがって、本発明Ａ／Ｄ変換装置においては、例えば
１０ビット程度の高分解能のＡ／Ｄ変換を高速で行ない
得るが、Ａ／Ｄ変換の精度は、後段の下位Ａ／Ｄ変換器
の入力で決まり、結局、クロックレート１６．２ＭＨｚ
で駆動するＡ／Ｄ変換器の動作で精度が決まるのである
から、変換精度の点からすれば、前後段とも駆動クロッ
クレートを１６．２ＭＨｚ　とする従来のザブレンジ型
Ａ／Ｄ変換装置と変わりがない。

ここで、第１図示の構成による本発明Ａ／Ｄ変換装置の
動作を説明すると、まず、上位変換段Ｈおよび下位変換
段りをそれぞれ駆動するレー１−３２．４Ｍ１ｌｚおよ
びレート１６．２Ｍｌ１ｚのクロックパルスは、同図（
ｂ）に示すように、クロック発生器（図示せず）からの
デユーティ比を５０％以下とした低レート１６．２ＭＨ
ｚのクロック入力を入力端子１９からクロック半周期遅
延量の遅延素子２０を介してオアゲート２１に導くとと
もに直接にも導き、そのオアゲート２１の出力として高
レート３２．４ＭＨｚのクロックパルスをクロック端子
りから取出し、また、入力端子１９に直結したクロック
端子尼からは低レート１６．２Ｍｌ！ｚのクロックパル
スをそのまま取出す。なお、かかるレート３２．４ＭＩ
Ｉｚおよび１６．２ＭＨｚのクロックパルスは、同図（
ｃ）に示すように、オアゲート２３および２５をそれぞ
れ介して出力端子２４および２６から装置外に取出し、
他の用途に供する。

しかして、同図（ａ）に示すサブレンジ型Ａ／Ｄ変換装
置においては、入力端子１からの高品位画像信号などの
アナログ入力信号をサンプラ２に導いてクロック端子り
からの高レート３２．４Ｍｔｌｚのクロックパルスによ
りサンプリングし、コンデンサ３により１サンプリング
期間そのサンプリングした信号レベルを保持したうえで
Ａ／Ｄ変換器４に導びき、クロック端子りからの高レー
ト３２．４ＭＨｚのりロックパルスにより駆動して上位
６ビツトのディジタル信号に変換する。その上位６ビツ
トのディジクル信号をオアゲート５を介して出力端子６
から取出せば、例えば第３図に示したような波形のアナ
ログ・テスト信号を入力端子１に印加したときに、例え
ば第２図に示したような単位インパルスからなるクロッ
クレート３２．４Ｍ！ｌｚのディジタル・テスト波形信
号が得られる。

一方、前段のＡ／Ｄ変換装置４からのクロックレー　）
３２．４Ｍ肚の上位６ビツトの変換出力ディジタル信号
を、低レート１６．２ＭＨｚのクロックパルスにより駆
動するフリップフロップ７に導いてそのクロックレート
を低レート１６．２ＭＨｚに変換したうえでＤ／Ａ変換
器８に導いてアナログ信号に再変換し、差算器１１に導
く。その差算器１１には、入力端子１からのアナログ入
力信号を、サンプラ９に導いて低レート１６．２ＭＩＩ
ｚのクロックパルスによりサンプリングし、コンデンサ
１０により１サンプリング期間レベル保持した信号を導
いている。したがって、差算器１１からは、上位変換出
力ディジタル信号に相当するアナログ信号をアナログ入
力信号から差引いた差分のアナログ信号が得られるので
、その差分アナログ信号を後段の下位Ａ／Ｄ変換器１２
に導き、クロック端子ｌからの低レート１６．２ＭＨｚ
のクロックパルスにより駆動して５ビツトの下位変換出
力ディジタル信号を得る。

しかして、図示の構成例においては、アナログ入力信号
を１０ビツトのディジタル信号に変換するのであるから
、下位変換段としては、上位変換段の変換出力信号６ビ
ツトを差引いた下位４ビツトのディジタル信号を得れば
足りるのであるが、各段単位のへ／Ｄ変換器としては最
大６ビツトまではビート数による構成、製作の難易度に
大差がないので、図示の構成例においては、下位Ａ／Ｄ
変換器の分解能を５ビツトに構成し、そのうちの下位４
ビツトを下位変換出力ディジタル信号として、オアゲー
ト１３を介し、出力端子１４からクロックレー）１６．
２ＭＨｚで取出すとともに、上位１ビツトをキャリーも
しくはボローとして和算器１６に導く。その和算器１６
には、フリップフロップ７の出力を、さらに、同じく低
レート１６．２ＭＨｚのクロックパルスにより駆動する
フリップフロップ１５を介して導いてあり、その低レー
ト１６．２ＭＨ２の上位６ビツトのディジタル信号に下
位Ａ／Ｄ変換器１２からのキャリーもくしは、ボローの
１ビツトを加算した和算出力６ビツトの上位ディジタル
信号を和算器１６からのオーバーフロービットＯＦとと
もにオアゲート１７に導き、そのオア出力を出力端子１
８からクロックレート１６．２ＭＨ２の上位６ビツト変
換出力ディジクル信号として取出す。

なお、第１図（ａ）〜（ｃ）に示した本発明Ａ／Ｄ変換
装置の構成例については、通常のサブレンジ型Ａ／Ｄ変
換装置におけると同様に幾多の変更を施すことができる
。

例えば、図示の構成例においては、前段Ａ／Ｄ変換出力
ディジタル信号をフリップフロップ７により低レートの
ディジタル信号に変換したうえでＤ／Ａ変換器８に導き
、アナログ信号に再変換しているが、前段Ａ／Ｄ変換器
４からの高し−）　３２．４ＭＨｚの上位変換出力ディ
ジタル信号を直接にＤ／Ａ変換器８に導いてアナログ信
号に再変換するようにすることもできる。

さらに、Ｄ／Ａ変換器８の再変換出力アナログ信号を差
算器１１に導いて入力端子１からのアナログ入力信号か
ら差引く代わりに、後段Ａ／Ｄ変換器のリファレンスレ
ベルにその再変換出力アナログ信号を加算した状態で入
力端子１からのアナログ入力信号を直接に後段Ａ／Ｄ変
換器１２に変換入力アナログ信号として導き、両者の差
分を＾／Ｄ変換するように構成することもできる。

また、後段のＡ／Ｄ変換器１２については、下位４ビツ
トの変換出力を求めるのに５ビツト構成とし、そのダイ
ナミックレンジを所要レンジ幅の２倍に設定しているが
、実際にはレンジ幅にそれ程の裕度をもたせる必要はな
い、とみられる。

一方、クロックレートに関しては、第１図（ｂ）に示し
たように、低レートのクロックパルスのみを供給して装
置内でクロックレートの倍増を行なっているが、必ずし
もその必要はなく、低レート１６．２ＭＨｚと高レート
３２．４ＭＨｚとの二様のクロックパルスを発生源から
別個に供給するようになし得ること勿論であるが、両者
間の位相関係が変換特性に影響する虞れがあるので、図
示のようにクロックレートの内部倍増を行なう方が望ま
しい。

（発明の効果） 以上の説明から明らかなように、本発明によれば、例え
ば、高品位画像信号サブサンプル伝送用とその伝送特性
自動等化用テスト波形信号形成用となどにクロックレー
トの異なる２系統の変換出力ディジクル信号を得る場合
に、回路規模を特に増大させることなく、単一のＡ／Ｄ
変換装置を双方に共用し、伝送路特性自動等化等に広（
応用し得　゛る、という格別の効果が得られる。

【図面の簡単な説明】

第１図（ａ）および（ｂ）　、　（ｃ）は本発明サブレ
ンジ型Ａ／Ｄ変換装置の全体構成および付加部分構成の
例をそれぞれ示すブロック線図、 第２図は本発明適用の対象とする伝送路特性自動等化用
の単位インパルス波形信号の例を示す信号波形図、 第３図は同じくその受信変換波形の例を示す信号波形図
である。 １．１９・・・入力端子　　　２，９・・・サンプラ３
．１０・・・コンデンサ　　４，１２・・−Ａ／Ｄ変換
器５、１３．１７．２１．２２．２３．２５・・・オア
ゲート６、１４．１８．２４．２６・・・出力端子７．
１５・・・フリップフロップ ８・・・Ｄ／Ａ変換器　　　　１１・・・差算器１６・
・・和算器　　　　　　２０・・・遅延素子り、ｚ・・
・クロック端子

Claims (1)

1. 【特許請求の範囲】 １、複数段のＡ／Ｄ変換器を順次に接続したサブレンジ
   型Ａ／Ｄ変換装置において、前段部のＡ／Ｄ変換器にお
   ける駆動用クロック周波数を後段部のＡ／Ｄ変換器にお
   ける駆動用クロック周波数の倍数としたことを特徴とす
   るサブレンジ型Ａ／Ｄ変換装置。 ２、後段部のＡ／Ｄ変換器に所要の分解能を超えた余分
   の分解能を付与し、その余分の分解能により総合変換出
   力ディジタル値を修正するようにしたことを特徴とする
   特許請求の範囲第１項記載のサブレンジ型Ａ／Ｄ変換装
   置。