JPH0377691B2 - - Google Patents
Info
- Publication number
- JPH0377691B2 JPH0377691B2 JP62320077A JP32007787A JPH0377691B2 JP H0377691 B2 JPH0377691 B2 JP H0377691B2 JP 62320077 A JP62320077 A JP 62320077A JP 32007787 A JP32007787 A JP 32007787A JP H0377691 B2 JPH0377691 B2 JP H0377691B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- converter
- signal
- output signal
- resolution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 66
- 230000005540 biological transmission Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、テレビジヨン信号のサブサンプル伝
送系における伝送特性の自動等化を行なうに適し
たサブレンジ型Ａ／Ｄ変換装置に関し、特に、通
常のサブレンジ型Ａ／Ｄ変換装置に比して回路規
模を増大させることなく、自動等化用試験信号の
Ａ／Ｄ変換とテレビジヨン信号のＡ／Ｄ変換とに
共用し得るようにしたものである。
送系における伝送特性の自動等化を行なうに適し
たサブレンジ型Ａ／Ｄ変換装置に関し、特に、通
常のサブレンジ型Ａ／Ｄ変換装置に比して回路規
模を増大させることなく、自動等化用試験信号の
Ａ／Ｄ変換とテレビジヨン信号のＡ／Ｄ変換とに
共用し得るようにしたものである。
（発明の概要）
本発明は、高品位画像信号サブサンプル伝送特
性の自動等化に用いるサブサンプル値伝送クロツ
クレートの２倍のクロツクレートの特性検出用単
位インパルス信号のＡ／Ｄ変換と画像信号のＡ／
Ｄ変換とに共用するために、直並列サブレンジ型
Ａ／Ｄ変換装置の上位変換段のクロツクレートを
下位変換段クロツクレートの２倍にするととも
に、下位変換段の分解能を所要値より大きくして
変換出力のフイードホワード誤差修正を行ない得
るようにしたものである。
性の自動等化に用いるサブサンプル値伝送クロツ
クレートの２倍のクロツクレートの特性検出用単
位インパルス信号のＡ／Ｄ変換と画像信号のＡ／
Ｄ変換とに共用するために、直並列サブレンジ型
Ａ／Ｄ変換装置の上位変換段のクロツクレートを
下位変換段クロツクレートの２倍にするととも
に、下位変換段の分解能を所要値より大きくして
変換出力のフイードホワード誤差修正を行ない得
るようにしたものである。
（従来の技術）
高品位画像信号のサブサンプル伝送などのデイ
ジタル伝送における伝送特性の自動等化に際して
伝送特性の歪を検出するために伝送するテスト信
号として、本願発明者は、さきに、特開昭62−
172826号公報により単位インパルスをデイジタル
画像信号等に挿入して伝送し、その受信変換出力
波形を理想波形と比較した結果に応じ、例えば伝
送路に介挿した可変係数フイルタの特性を制御す
るなどして、伝送特性を等化するようにした自動
等化方式を開示した。
ジタル伝送における伝送特性の自動等化に際して
伝送特性の歪を検出するために伝送するテスト信
号として、本願発明者は、さきに、特開昭62−
172826号公報により単位インパルスをデイジタル
画像信号等に挿入して伝送し、その受信変換出力
波形を理想波形と比較した結果に応じ、例えば伝
送路に介挿した可変係数フイルタの特性を制御す
るなどして、伝送特性を等化するようにした自動
等化方式を開示した。
例えば、高品位画像信号のサブサンプル伝送に
おいては、ベースバンド帯域22MHzの画像信号を
サンプル周波数16MHzでサンプルし、8MHz遮断
のロールオフ特性を呈する伝送路を介してデイジ
タル伝送するのであるから、伝送路特性の等化
は、折返し成分がベースバンド伝送帯域内に落ち
るのを避けてサンプルクロツク16MHzの２倍のク
ロツクレート32MHzで行なう必要がある。しかし
て、16MHzのクロツクレートで１点おきに零にな
る画像信号のデイジツトパルスはすべて同相であ
るが、例えば画像信号の垂直帰線期間に挿入する
伝送特性検出用インパルス部分は、位相制御信号
Cssとして、第２図に示すように画像信号のフレ
ーム毎に位相を反転させ、サンプル・クロツク
16MHzの半周期、すなわち、32MHzのクロツク周
期だけ位相をずらして挿入し、クロツク・レート
32MHzのレスポンスが得られるようにする。
おいては、ベースバンド帯域22MHzの画像信号を
サンプル周波数16MHzでサンプルし、8MHz遮断
のロールオフ特性を呈する伝送路を介してデイジ
タル伝送するのであるから、伝送路特性の等化
は、折返し成分がベースバンド伝送帯域内に落ち
るのを避けてサンプルクロツク16MHzの２倍のク
ロツクレート32MHzで行なう必要がある。しかし
て、16MHzのクロツクレートで１点おきに零にな
る画像信号のデイジツトパルスはすべて同相であ
るが、例えば画像信号の垂直帰線期間に挿入する
伝送特性検出用インパルス部分は、位相制御信号
Cssとして、第２図に示すように画像信号のフレ
ーム毎に位相を反転させ、サンプル・クロツク
16MHzの半周期、すなわち、32MHzのクロツク周
期だけ位相をずらして挿入し、クロツク・レート
32MHzのレスポンスが得られるようにする。
上述のような伝送特性自動等化方式において第
２図に示したような単位インパルス信号を符号化
画像信号に挿入して伝送し、第３図に示すように
正弦自乗波と同様の受信特性波形を理想波形と比
較して伝送特性のずれを検出するには、従来は、
デイジタル画像信号符号化用のクロツクレート
16MHzのＡ／Ｄ変換装置とは別に、クロツクレー
ト32MHzのＡ／Ｄ変換装置を備える必要があつ
た。
２図に示したような単位インパルス信号を符号化
画像信号に挿入して伝送し、第３図に示すように
正弦自乗波と同様の受信特性波形を理想波形と比
較して伝送特性のずれを検出するには、従来は、
デイジタル画像信号符号化用のクロツクレート
16MHzのＡ／Ｄ変換装置とは別に、クロツクレー
ト32MHzのＡ／Ｄ変換装置を備える必要があつ
た。
（発明が解決しようとする問題点）
したがつて、従来は、画像信号サブサンプル伝
送路に前述した方式の自動等化を施す場合に、同
様なＡ／Ｄ変換装置を２個備えて回路規模が増大
するばかりでなく、双方のＡ／Ｄ変換装置相互間
に、信号レベルの不整合、信号遅延量のずれ等が
発生して総合的に性能の低下を来す、という問題
点があつた。
送路に前述した方式の自動等化を施す場合に、同
様なＡ／Ｄ変換装置を２個備えて回路規模が増大
するばかりでなく、双方のＡ／Ｄ変換装置相互間
に、信号レベルの不整合、信号遅延量のずれ等が
発生して総合的に性能の低下を来す、という問題
点があつた。
（問題点を解決するための手段）
本発明の目的は、上述した従来の問題点を解決
し、画像信号など被伝送情報信号の符号化と伝送
路自動等化用の単位インパルスなど伝送特性検出
用テスト波形信号の形成とに、回路規模を特に増
大させることなく、共用し得るように構成したサ
ブレンジ型のＡ／Ｄ変換装置を提供することにあ
る。
し、画像信号など被伝送情報信号の符号化と伝送
路自動等化用の単位インパルスなど伝送特性検出
用テスト波形信号の形成とに、回路規模を特に増
大させることなく、共用し得るように構成したサ
ブレンジ型のＡ／Ｄ変換装置を提供することにあ
る。
すなわち、本発明サブレンジ型Ａ／Ｄ変換装置
は、所定の変換速度および所定の分解能を有する
第１のＡ／Ｄ変換と、前記所定の変換速度の整数
倍の変換速度および前記所定の分解能より低い分
解能を有する第２のＡ／Ｄ変換とを併用したＡ／
Ｄ変換装置において、当該Ａ／Ｄ変換装置を複数
段のＡ／Ｄ変換器の順次の接続によりサブレンジ
型に構成するとともに、当該サブレンジ型Ａ／Ｄ
変換装置における前段部のＡ／Ｄ変換器に供給す
る駆動用クロツクの周波数を前記所定の変換速度
に対応して後段部のＡ／Ｄ変換器に供給する駆動
用クロツクの周波数の前記整数倍とし、前記前段
部のＡ／Ｄ変換器の出力信号を前記第２のＡ／Ｄ
変換の出力信号とするとともに、前記前段部の
Ａ／Ｄ変換器の出力信号を前記整数倍の逆数倍の
クロツクレートに逓減した上位デイジツト信号を
前記後段部のＡ／Ｄ変換器の下位デイジツト出力
信号に加算した総合変換出力信号を前記第１の
Ａ／Ｄ変換の出力信号とし、当該第１および当該
第２の出力信号をともに当該Ａ／Ｄ変換装置の出
力信号として所要に応じ選択的に適用し得るよう
にしたことを特徴とするものである。
は、所定の変換速度および所定の分解能を有する
第１のＡ／Ｄ変換と、前記所定の変換速度の整数
倍の変換速度および前記所定の分解能より低い分
解能を有する第２のＡ／Ｄ変換とを併用したＡ／
Ｄ変換装置において、当該Ａ／Ｄ変換装置を複数
段のＡ／Ｄ変換器の順次の接続によりサブレンジ
型に構成するとともに、当該サブレンジ型Ａ／Ｄ
変換装置における前段部のＡ／Ｄ変換器に供給す
る駆動用クロツクの周波数を前記所定の変換速度
に対応して後段部のＡ／Ｄ変換器に供給する駆動
用クロツクの周波数の前記整数倍とし、前記前段
部のＡ／Ｄ変換器の出力信号を前記第２のＡ／Ｄ
変換の出力信号とするとともに、前記前段部の
Ａ／Ｄ変換器の出力信号を前記整数倍の逆数倍の
クロツクレートに逓減した上位デイジツト信号を
前記後段部のＡ／Ｄ変換器の下位デイジツト出力
信号に加算した総合変換出力信号を前記第１の
Ａ／Ｄ変換の出力信号とし、当該第１および当該
第２の出力信号をともに当該Ａ／Ｄ変換装置の出
力信号として所要に応じ選択的に適用し得るよう
にしたことを特徴とするものである。
（作用）
したがつて、本発明サブレンジ型Ａ／Ｄ変換装
置においては、被伝送情報信号の符号化と伝送路
自動等化用テスト波形信号の形成とに前段部の
Ａ／Ｄ変換器を共用し得るので、デイジタル伝送
用回路装置の規模を特に増大させることなく、伝
送特性の自動等化を行なうことが可能となる。
置においては、被伝送情報信号の符号化と伝送路
自動等化用テスト波形信号の形成とに前段部の
Ａ／Ｄ変換器を共用し得るので、デイジタル伝送
用回路装置の規模を特に増大させることなく、伝
送特性の自動等化を行なうことが可能となる。
（実施例）
以下に図面を参照して実施例につき本発明を詳
細に説明する。
細に説明する。
すなわち、本発明サブレンジ型Ａ／Ｄ変換装置
の構成例を第１図ａ〜ｃに示す。
の構成例を第１図ａ〜ｃに示す。
しかして、一般に、サブレンジ型Ａ／Ｄ変換装
置における各段の単位のＡ／Ｄ変換器の動作速度
は、装置全体の動作速度より速くしておく必要が
あり、また、６ビツト程度までの比較的低分解能
のＡ／Ｄ変換器は、比較的容易に高速動作のもの
を製作することができる。
置における各段の単位のＡ／Ｄ変換器の動作速度
は、装置全体の動作速度より速くしておく必要が
あり、また、６ビツト程度までの比較的低分解能
のＡ／Ｄ変換器は、比較的容易に高速動作のもの
を製作することができる。
したがつて、例えば高品位画像信号のサブサン
プル伝送に用いる少なくとも10ビツト程度の高分
解能のＡ／Ｄ変換装置は、サブレンジ型に構成す
るとともに各段Ａ／Ｄ変換器の分解能を最大６ビ
ツト程度に留めれば、比較的容易に高速・高分解
能のＡ／Ｄ変換装置を実現し得るという利点が得
られる。
プル伝送に用いる少なくとも10ビツト程度の高分
解能のＡ／Ｄ変換装置は、サブレンジ型に構成す
るとともに各段Ａ／Ｄ変換器の分解能を最大６ビ
ツト程度に留めれば、比較的容易に高速・高分解
能のＡ／Ｄ変換装置を実現し得るという利点が得
られる。
本発明サブレンジ型Ａ／Ｄ変換装置において
は、サブレンジ型の上述した利点を巧みに利用
し、第１図ａ〜ｃに示すように、例えば10ビツト
の変換出力デイジタル信号のうち、上位６ビツト
の変換を分担する前段のＡ／Ｄ変換器４の駆動用
クロツクレートを画像信号サンプル用クロツクレ
ート16.2MHzの２倍の32.4MHzにするとともに、
後段の下位Ａ／Ｄ変換器１１の駆動用クロツクレ
ートは16.2MHzのままとし、クロツクレート
32.4MHzの前段Ａ／Ｄ変換器を画像信号の上位デ
イジツト変換と伝送特性検出用テスト波形信号の
形成とに共用する。
は、サブレンジ型の上述した利点を巧みに利用
し、第１図ａ〜ｃに示すように、例えば10ビツト
の変換出力デイジタル信号のうち、上位６ビツト
の変換を分担する前段のＡ／Ｄ変換器４の駆動用
クロツクレートを画像信号サンプル用クロツクレ
ート16.2MHzの２倍の32.4MHzにするとともに、
後段の下位Ａ／Ｄ変換器１１の駆動用クロツクレ
ートは16.2MHzのままとし、クロツクレート
32.4MHzの前段Ａ／Ｄ変換器を画像信号の上位デ
イジツト変換と伝送特性検出用テスト波形信号の
形成とに共用する。
したがつて、本発明Ａ／Ｄ変換装置において
は、例えば10ビツト程度の高分解能のＡ／Ｄ変換
を高速で行ない得るが、Ａ／Ｄ変換の精度は、後
段の下位Ａ／Ｄ変換器の入力で決まり、結局、ク
ロツクレート16.2MHzで駆動するＡ／Ｄ変換器の
動作で精度が決まるのであるから、変換精度の点
からすれば、前後段とも駆動クロツクレートを
16.2MHzとする従来のサブレンジ型Ａ／Ｄ変換装
置と変わりがない。
は、例えば10ビツト程度の高分解能のＡ／Ｄ変換
を高速で行ない得るが、Ａ／Ｄ変換の精度は、後
段の下位Ａ／Ｄ変換器の入力で決まり、結局、ク
ロツクレート16.2MHzで駆動するＡ／Ｄ変換器の
動作で精度が決まるのであるから、変換精度の点
からすれば、前後段とも駆動クロツクレートを
16.2MHzとする従来のサブレンジ型Ａ／Ｄ変換装
置と変わりがない。
ここで、第１図示の構成による本発明Ａ／Ｄ変
換装置の動作を説明すると、まず、上位変換段Ｈ
および下位変換段Ｌをそれぞれ駆動するレート
32.4MHzおよびレート16.2MHzのクロツクパルス
は、同図ｂに示すように、クロツク発生器（図示
せず）からのデユーテイ比を50％以下とした低レ
ート16.2MHzのクロツク入力を入力端子１９から
クロツク半周期遅延量の遅延素子２０を介してオ
アゲート２１に導くとともに直接にも導き、その
オアゲート２１の出力として高レート32.4MHzの
クロツクパルスをクロツク端子ｈから取出し、ま
た、入力端子１９に直結したクロツク端子ｌから
は低レート16.2MHzのクロツクパルスをそのまま
取出す。なお、かかるレート32.4MHzおよび
16.2MHzのクロツクパルスは、同図ｃに示すよう
に、オアゲート２３および２５をそれぞれ介して
出力端子２４および２６から装置外に取出し、他
の用途に供する。
換装置の動作を説明すると、まず、上位変換段Ｈ
および下位変換段Ｌをそれぞれ駆動するレート
32.4MHzおよびレート16.2MHzのクロツクパルス
は、同図ｂに示すように、クロツク発生器（図示
せず）からのデユーテイ比を50％以下とした低レ
ート16.2MHzのクロツク入力を入力端子１９から
クロツク半周期遅延量の遅延素子２０を介してオ
アゲート２１に導くとともに直接にも導き、その
オアゲート２１の出力として高レート32.4MHzの
クロツクパルスをクロツク端子ｈから取出し、ま
た、入力端子１９に直結したクロツク端子ｌから
は低レート16.2MHzのクロツクパルスをそのまま
取出す。なお、かかるレート32.4MHzおよび
16.2MHzのクロツクパルスは、同図ｃに示すよう
に、オアゲート２３および２５をそれぞれ介して
出力端子２４および２６から装置外に取出し、他
の用途に供する。
しかして、同図ａに示すサブレンジ型Ａ／Ｄ変
換装置においては、入力端子１からの高品位画像
信号などのアナログ入力信号をサンプラ２に導い
てクロツク端子ｈからの高レート32.4MHzのクロ
ツクパルスによりサンプリングし、コンデンサ３
により１サンプリング期間そのサンプリングした
信号レベルを保持したうえでＡ／Ｄ変換器４に導
びき、クロツク端子ｈからの高レート32.4MHzの
クロツクパルスにより駆動して上位６ビツトのデ
イジタル信号に変換する。その上位６ビツトのデ
イジタル信号をオアゲート５を介して出力端子６
から取出せば、例えば第３図に示したような波形
のアナログ・テスト信号を入力端子１に印加した
ときに、例えば第２図に示したような単位インパ
ルスからなるクロツクレート32.4MHzのデイジタ
ル・テスト波形信号が得られる。
換装置においては、入力端子１からの高品位画像
信号などのアナログ入力信号をサンプラ２に導い
てクロツク端子ｈからの高レート32.4MHzのクロ
ツクパルスによりサンプリングし、コンデンサ３
により１サンプリング期間そのサンプリングした
信号レベルを保持したうえでＡ／Ｄ変換器４に導
びき、クロツク端子ｈからの高レート32.4MHzの
クロツクパルスにより駆動して上位６ビツトのデ
イジタル信号に変換する。その上位６ビツトのデ
イジタル信号をオアゲート５を介して出力端子６
から取出せば、例えば第３図に示したような波形
のアナログ・テスト信号を入力端子１に印加した
ときに、例えば第２図に示したような単位インパ
ルスからなるクロツクレート32.4MHzのデイジタ
ル・テスト波形信号が得られる。
一方、前段のＡ／Ｄ変換装置４からのクロツク
レート32.4MHzの上位６ビツトの変換出力デイジ
タル信号を、低レート16.2MHzのクロツクパルス
により駆動するフリツプフロツプ７に導いてその
クロツクレートを低レート16.2MHzに変換したう
えでＤ／Ａ変換器８に導いてアナログ信号に再変
換し、差算器１１に導く。その差算器１１には、
入力端子１からのアナログ入力信号を、サンプラ
９に導いて低レート16.2MHzのクロツクパルスに
よりサンプリングし、コンデンサ１０により１サ
ンプリング期間レベル保持した信号を導いてい
る。したがつて、差算器１１からは、上位変換出
力デイジタル信号に相当するアナログ信号をアナ
ログ入力信号から差引いた差分のアナログ信号が
得られるので、その差分アナログ信号を後段の下
位Ａ／Ｄ変換器１２に導き、クロツク端子ｌから
の低レート16.2MHzのクロツクパルスにより駆動
して５ビツトの下位変換出力デイジタル信号を得
る。
レート32.4MHzの上位６ビツトの変換出力デイジ
タル信号を、低レート16.2MHzのクロツクパルス
により駆動するフリツプフロツプ７に導いてその
クロツクレートを低レート16.2MHzに変換したう
えでＤ／Ａ変換器８に導いてアナログ信号に再変
換し、差算器１１に導く。その差算器１１には、
入力端子１からのアナログ入力信号を、サンプラ
９に導いて低レート16.2MHzのクロツクパルスに
よりサンプリングし、コンデンサ１０により１サ
ンプリング期間レベル保持した信号を導いてい
る。したがつて、差算器１１からは、上位変換出
力デイジタル信号に相当するアナログ信号をアナ
ログ入力信号から差引いた差分のアナログ信号が
得られるので、その差分アナログ信号を後段の下
位Ａ／Ｄ変換器１２に導き、クロツク端子ｌから
の低レート16.2MHzのクロツクパルスにより駆動
して５ビツトの下位変換出力デイジタル信号を得
る。
しかして、図示の構成例においては、アナログ
入力信号を10ビツトのデイジタル信号に変換する
のであるから、下位変換段としては、上位変換段
の変換出力信号６ビツトを差引いた下位４ビツト
のデイジタル信号を得れば足りるのであるが、各
段単位のＡ／Ｄ変換器としては最大６ビツトまで
はビート数による構成、製作の難易度に大差がな
いので、図示の構成例においては、下位Ａ／Ｄ変
換器の分解能を５ビツトに構成し、そのうちの下
位４ビツトを下位変換出力デイジタル信号とし
て、オアゲート１３を介し、出力端子１４からク
ロツクレート16.2MHzで取出すとともに、上位１
ビツトをキヤリーもしくはボローとして和算器１
６に導く。その和算器１６には、フリツプフロツ
プ７の出力を、さらに、同じく低レート16.2MHz
のクロツクパルスにより駆動するフリツプフロツ
プ１５を介して導いてあり、その低レート16.2M
Hzの上位６ビツトのデイジタル信号に下位Ａ／Ｄ
変換器１２からのキヤリーもしくは、ボローの１
ビツトを加算した和算出力６ビツトの上位デイジ
タル信号を和算器１６からのオーバーフロービツ
トOFとともにオアゲート１７に導き、そのオア
出力を出力端子１８からクロツクレート16.2MHz
の上位６ビツト変換出力デイジタル信号として取
出す。
入力信号を10ビツトのデイジタル信号に変換する
のであるから、下位変換段としては、上位変換段
の変換出力信号６ビツトを差引いた下位４ビツト
のデイジタル信号を得れば足りるのであるが、各
段単位のＡ／Ｄ変換器としては最大６ビツトまで
はビート数による構成、製作の難易度に大差がな
いので、図示の構成例においては、下位Ａ／Ｄ変
換器の分解能を５ビツトに構成し、そのうちの下
位４ビツトを下位変換出力デイジタル信号とし
て、オアゲート１３を介し、出力端子１４からク
ロツクレート16.2MHzで取出すとともに、上位１
ビツトをキヤリーもしくはボローとして和算器１
６に導く。その和算器１６には、フリツプフロツ
プ７の出力を、さらに、同じく低レート16.2MHz
のクロツクパルスにより駆動するフリツプフロツ
プ１５を介して導いてあり、その低レート16.2M
Hzの上位６ビツトのデイジタル信号に下位Ａ／Ｄ
変換器１２からのキヤリーもしくは、ボローの１
ビツトを加算した和算出力６ビツトの上位デイジ
タル信号を和算器１６からのオーバーフロービツ
トOFとともにオアゲート１７に導き、そのオア
出力を出力端子１８からクロツクレート16.2MHz
の上位６ビツト変換出力デイジタル信号として取
出す。
なお、第１図ａ〜ｃに示した本発明Ａ／Ｄ変換
装置の構成例については、通常のサブレンジ型
Ａ／Ｄ変換装置におけると同様に幾多の変更を施
すことができる。
装置の構成例については、通常のサブレンジ型
Ａ／Ｄ変換装置におけると同様に幾多の変更を施
すことができる。
例えば、図示の構成例においては、前段Ａ／Ｄ
変換出力デイジタル信号をフリツプフロツプ７に
より低レートのデイジタル信号に変換したうえで
Ｄ／Ａ変換器８に導き、アナログ信号に再変換し
ているが、前段Ａ／Ｄ変換器４からの高レート
32.4MHzの上位変換出力デイジタル信号を直接に
Ｄ／Ａ変換器８に導いてアナログ信号に再変換す
るようにすることもできる。
変換出力デイジタル信号をフリツプフロツプ７に
より低レートのデイジタル信号に変換したうえで
Ｄ／Ａ変換器８に導き、アナログ信号に再変換し
ているが、前段Ａ／Ｄ変換器４からの高レート
32.4MHzの上位変換出力デイジタル信号を直接に
Ｄ／Ａ変換器８に導いてアナログ信号に再変換す
るようにすることもできる。
さらに、Ｄ／Ａ変換器８の再変換出力アナログ
信号を差算器１１に導いて入力端子１からのアナ
ログ入力信号から差引く代わりに、後段Ａ／Ｄ変
換器のリフアレンスレベルにその再変換出力アナ
ログ信号を加算した状態で入力端子１からのアナ
ログ入力信号を直接に後段Ａ／Ｄ変換器１２に変
換入力アナログ信号として導き、両者の差分を
Ａ／Ｄ変換するように構成することもできる。
信号を差算器１１に導いて入力端子１からのアナ
ログ入力信号から差引く代わりに、後段Ａ／Ｄ変
換器のリフアレンスレベルにその再変換出力アナ
ログ信号を加算した状態で入力端子１からのアナ
ログ入力信号を直接に後段Ａ／Ｄ変換器１２に変
換入力アナログ信号として導き、両者の差分を
Ａ／Ｄ変換するように構成することもできる。
また、後段のＡ／Ｄ変換器１２については、下
位４ビツトの変換出力を求めるのに５ビツト構成
とし、そのダイナミツクレンジを所要レンジ幅の
２倍に設定しているが、実際にはレンジ幅にそれ
程の裕度をもたせる必要はない、とみられる。
位４ビツトの変換出力を求めるのに５ビツト構成
とし、そのダイナミツクレンジを所要レンジ幅の
２倍に設定しているが、実際にはレンジ幅にそれ
程の裕度をもたせる必要はない、とみられる。
一方、クロツクレートに関しては、第１図ｂに
示したように、低レートのクロツクパルスのみを
供給して装置内でクロツクレートの倍増を行なつ
ているが、必ずしもその必要はなく、低レート
16.2MHzと高レート32.4MHzとの二様のクロツク
パルスを発生源から別個に供給するようになし得
ること勿論であるが、両者間の位相関係が変換特
性に影響する虞れがあるので、図示のようにクロ
ツクレートの内部倍増を行なう方が望ましい。
示したように、低レートのクロツクパルスのみを
供給して装置内でクロツクレートの倍増を行なつ
ているが、必ずしもその必要はなく、低レート
16.2MHzと高レート32.4MHzとの二様のクロツク
パルスを発生源から別個に供給するようになし得
ること勿論であるが、両者間の位相関係が変換特
性に影響する虞れがあるので、図示のようにクロ
ツクレートの内部倍増を行なう方が望ましい。
（発明の効果）
以上の説明から明らかなように、本発明によれ
ば、例えば、高品位画像信号サブサンプル伝送用
とその伝送特性自動等化用テスト波形信号形成用
となどにクロツクレートの異なる２系統の変換出
力デイジタル信号を得る場合に、回路規模を特に
増大させることなく、単一のＡ／Ｄ変換装置を双
方に共用し、伝送路特性自動等化等に広く応用し
得る、という格別の効果が得られる。
ば、例えば、高品位画像信号サブサンプル伝送用
とその伝送特性自動等化用テスト波形信号形成用
となどにクロツクレートの異なる２系統の変換出
力デイジタル信号を得る場合に、回路規模を特に
増大させることなく、単一のＡ／Ｄ変換装置を双
方に共用し、伝送路特性自動等化等に広く応用し
得る、という格別の効果が得られる。
第１図ａおよびｂ，ｃは本発明サブレンジ型
Ａ／Ｄ変換装置の全体構成および付加部分構成の
例をそれぞれ示すブロツク線図、第２図は本発明
適用の対象とする伝送路特性自動等化用の単位イ
ンパルス波形信号の例を示す信号波形図、第３図
は同じくその受信変換波形の例を示す信号波形図
である。 １，１９……入力端子、２，９……サンプラ、
３，１０……コンデンサ、４，１２……Ａ／Ｄ変
換器、５，１３，１７，２１，２２，２３，２５
……オアゲート、６，１４，１８，２４，２６…
…出力端子、７，１５……フリツプフロツプ、８
……Ｄ／Ａ変換器、１１……差算器、１６……和
算器、２０……遅延素子、ｈ，ｌ……クロツク端
子。
Ａ／Ｄ変換装置の全体構成および付加部分構成の
例をそれぞれ示すブロツク線図、第２図は本発明
適用の対象とする伝送路特性自動等化用の単位イ
ンパルス波形信号の例を示す信号波形図、第３図
は同じくその受信変換波形の例を示す信号波形図
である。 １，１９……入力端子、２，９……サンプラ、
３，１０……コンデンサ、４，１２……Ａ／Ｄ変
換器、５，１３，１７，２１，２２，２３，２５
……オアゲート、６，１４，１８，２４，２６…
…出力端子、７，１５……フリツプフロツプ、８
……Ｄ／Ａ変換器、１１……差算器、１６……和
算器、２０……遅延素子、ｈ，ｌ……クロツク端
子。
Claims (1)
- 【特許請求の範囲】 １ 所定の変換速度および所定の分解能を有する
第１のＡ／Ｄ変換と、前記所定の変換速度の整数
倍の変換速度および前記所定の分解能より低い分
解能を有する第２のＡ／Ｄ変換とを併用したＡ／
Ｄ変換装置において、当該Ａ／Ｄ変換装置を複数
段のＡ／Ｄ変換器の順次の接続によりサブレンジ
型に構成するとともに、当該サブレンジ型Ａ／Ｄ
変換装置における前段部のＡ／Ｄ変換器に供給す
る駆動用クロツクの周波数を前記所定の変換速度
に対応して後段部のＡ／Ｄ変換器に供給する駆動
用クロツクの周波数の前記整数倍とし、前記前段
部のＡ／Ｄ変換器の出力信号を前記第２のＡ／Ｄ
変換の出力信号とするとともに、前記前段部の
Ａ／Ｄ変換器の出力信号を前記整数倍の逆数倍の
クロツクレートに逓減した上位デイジツト信号を
前記後段部のＡ／Ｄ変換器の下位デイジツト出力
信号に加算した総合変換出力信号を前記第１の
Ａ／Ｄ変換の出力信号とし、当該第１および当該
第２の出力信号をともに当該Ａ／Ｄ変換装置の出
力信号として所要に応じ選択的に適用し得るよう
にしたことを特徴とするサブレンジ型Ａ／Ｄ変換
装置。 ２ 前記後段部のＡ／Ｄ変換器に所要の分解能を
超えた余分の分解能を付与し、その余分の分解能
により前記総合変換出力信号のデイジタル値を修
正するようにしたことを特徴とする特許請求の範
囲第１項記載のサブレンジ型Ａ／Ｄ変換装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320077A JPH01162420A (ja) | 1987-12-19 | 1987-12-19 | サブレンジ型ａ／ｄ変換装置 |
| DE3855138T DE3855138T2 (de) | 1987-09-25 | 1988-09-13 | A/D-Mehrstufenumsetzer |
| EP92117914A EP0526913B1 (en) | 1987-09-25 | 1988-09-13 | Subrange-type A/D converter |
| DE88114918T DE3883673T2 (de) | 1987-09-25 | 1988-09-13 | Dekodierender Entzerrer. |
| EP88114918A EP0308776B1 (en) | 1987-09-25 | 1988-09-13 | Decoding equalizer |
| US07/246,195 US4949168A (en) | 1987-09-25 | 1988-09-19 | Decoding equalizer |
| CA000577859A CA1296095C (en) | 1987-09-25 | 1988-09-20 | Decoding equalizer |
| KR1019880012115A KR920003719B1 (ko) | 1987-09-25 | 1988-09-20 | 디코더용 등화기 |
| CN88107576A CN1012782B (zh) | 1987-09-25 | 1988-09-24 | 译码均衡器 |
| CN 91100038 CN1015224B (zh) | 1987-09-25 | 1988-09-24 | 译码均衡器 |
| CA000616133A CA1309160C (en) | 1987-09-25 | 1991-08-13 | Sub-range type decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320077A JPH01162420A (ja) | 1987-12-19 | 1987-12-19 | サブレンジ型ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01162420A JPH01162420A (ja) | 1989-06-26 |
| JPH0377691B2 true JPH0377691B2 (ja) | 1991-12-11 |
Family
ID=18117460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320077A Granted JPH01162420A (ja) | 1987-09-25 | 1987-12-19 | サブレンジ型ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01162420A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0375638U (ja) * | 1989-11-27 | 1991-07-30 | ||
| WO1995013660A1 (fr) * | 1993-11-09 | 1995-05-18 | Sony Corporation | Appareil de quantification, procede de quantification, codeur a haute efficacite, procede de codage a haute efficacite, decodeur, supports d'enregistrement et de codage a haute efficacite |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644225A (en) * | 1979-09-19 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Analogue digital converter |
| JPS5675727A (en) * | 1979-11-24 | 1981-06-23 | Matsushita Electric Ind Co Ltd | A-d converter |
| JPS6271335A (ja) * | 1985-09-24 | 1987-04-02 | Sony Corp | Ａ／ｄ又はｄ／ａ変換器 |
-
1987
- 1987-12-19 JP JP62320077A patent/JPH01162420A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5644225A (en) * | 1979-09-19 | 1981-04-23 | Matsushita Electric Ind Co Ltd | Analogue digital converter |
| JPS5675727A (en) * | 1979-11-24 | 1981-06-23 | Matsushita Electric Ind Co Ltd | A-d converter |
| JPS6271335A (ja) * | 1985-09-24 | 1987-04-02 | Sony Corp | Ａ／ｄ又はｄ／ａ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01162420A (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0013124A1 (en) | Digital signal processing method and apparatus | |
| JPH01259689A (ja) | サンプリング周波数変換回路 | |
| JPH03190430A (ja) | アナログ‐デイジタル変換器 | |
| KR940010709A (ko) | 고체 촬상 장치 | |
| EP0526913B1 (en) | Subrange-type A/D converter | |
| CA1171966A (en) | Analog-to-digital converting circuit | |
| JPH0234498B2 (ja) | ||
| US4419686A (en) | Digital chrominance filter for digital component television system | |
| US4864305A (en) | D/A converter | |
| JPH0377691B2 (ja) | ||
| JPS5873294A (ja) | テレビジヨン信号処理回路 | |
| JPS60107932A (ja) | アナログ・デイジタル変換装置 | |
| JPH0821859B2 (ja) | Ｄ／ａ変換方式 | |
| US4534037A (en) | Method and apparatus for scrambled pulse-code modulation transmission or recording | |
| US4137549A (en) | DPCM Coding apparatus | |
| JP3001959B2 (ja) | 同期信号発生方法及びその同期信号発生装置 | |
| JPH0446016B2 (ja) | ||
| US4204163A (en) | Minimum group pulse code modem having shape and amplitude codes | |
| JP2636902B2 (ja) | ９／１０ｎｒｚｉ符号変換方法 | |
| JP3109316B2 (ja) | 波形発生装置 | |
| JPH0435575A (ja) | Ｍｕｓｅ信号の同期分離回路 | |
| CA1309160C (en) | Sub-range type decoder | |
| JP2700333B2 (ja) | ７／８ｎｒｚｉ符号変換方法 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH03268596A (ja) | Ｒｇｂビデオ信号伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |