JPS59178819A - 補間的アナログ−デイジタル変換方法 - Google Patents
補間的アナログ−デイジタル変換方法Info
- Publication number
- JPS59178819A JPS59178819A JP59053686A JP5368684A JPS59178819A JP S59178819 A JPS59178819 A JP S59178819A JP 59053686 A JP59053686 A JP 59053686A JP 5368684 A JP5368684 A JP 5368684A JP S59178819 A JPS59178819 A JP S59178819A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- interpolative
- converter
- conversion method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/464—Details of the digital/analogue conversion in the feedback path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アナログ入力信号をナイキスト周波数の複数
倍の周波数で標本化して１ビツト対応で量子化し、該量
子化した信号を入力に帰還してアナログ入力信号から減
算し、前記標本化し量子化した信号をディジタル低域ろ
波および後続のナイキスト周波数での標本化でＰＣＭ信
号に変換するアナログ信号のディジタル信号への補間的
変換方法に関する。
倍の周波数で標本化して１ビツト対応で量子化し、該量
子化した信号を入力に帰還してアナログ入力信号から減
算し、前記標本化し量子化した信号をディジタル低域ろ
波および後続のナイキスト周波数での標本化でＰＣＭ信
号に変換するアナログ信号のディジタル信号への補間的
変換方法に関する。
上記の方法は、Ｃａｎｄｙ、 Ｊ、Ｃ，の［Ａ Ｕｓｅ
ｏｆＬｉｍ１ｔ Ｃｙｃｌｅ ０ｓｃｉｌｌａｔ
ｉｏｎｓ ｔｏ ０ｂｔａｉｎ ＲｏｂｕｓｔＡ
ｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ−Ｃｏｎｖｅｒｔｅ
ｒｓ ｊ 、 Ｉ ＥＥＥＴｒａｎｓ、 Ｃｏｍｍ
ｕｎ、、ｖｏｌ、 ＣＯＭ−２２（１９７４）ｐｐ、
２９δ−３０５およびＣａｎｄｙ、 Ｊ、Ｃ，、Ｃｈ
ｉｎｇ。
ｏｆＬｉｍ１ｔ Ｃｙｃｌｅ ０ｓｃｉｌｌａｔ
ｉｏｎｓ ｔｏ ０ｂｔａｉｎ ＲｏｂｕｓｔＡ
ｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ−Ｃｏｎｖｅｒｔｅ
ｒｓ ｊ 、 Ｉ ＥＥＥＴｒａｎｓ、 Ｃｏｍｍ
ｕｎ、、ｖｏｌ、 ＣＯＭ−２２（１９７４）ｐｐ、
２９δ−３０５およびＣａｎｄｙ、 Ｊ、Ｃ，、Ｃｈ
ｉｎｇ。
Ｙ、Ｃ，、Ａｌｅｘａｎｄｅｒ、 Ｄ、Ｓの［Ｕｓｉｎ
ｇ ＴｒｉａｎｇｕｌａｒＷｅｉｇｈｔｅｄ Ｉｎｔ
ｅｒｐｏｌａｔｉｏｎ ｔｏ ｇｅｔ １３− ｂ
ｉｔＰＣＭ ｆｒｐｍ ａ Ｓｉｇｍａ−Ｄｅｌｔａ−
Ｍｏｄｕｌａｔｏｒ ｊ Ｉ ＥＥＥＴｒａｎｓ、Ｃｏ
ｍｍｕｎ、、ｖｏｌ、 ＣＯＭ −２４（１９７６）
Ｉｌｌ］、 ｊ２５δ−１２７５に記述しである。
ｇ ＴｒｉａｎｇｕｌａｒＷｅｉｇｈｔｅｄ Ｉｎｔ
ｅｒｐｏｌａｔｉｏｎ ｔｏ ｇｅｔ １３− ｂ
ｉｔＰＣＭ ｆｒｐｍ ａ Ｓｉｇｍａ−Ｄｅｌｔａ−
Ｍｏｄｕｌａｔｏｒ ｊ Ｉ ＥＥＥＴｒａｎｓ、Ｃｏ
ｍｍｕｎ、、ｖｏｌ、 ＣＯＭ −２４（１９７６）
Ｉｌｌ］、 ｊ２５δ−１２７５に記述しである。
高品質の音響信号のディノタル化には、標本値毎に１６
ビツトに対応する振幅分解能および４８ＫＨｚのサンプ
リング速度を有するアナログ／ディジクル変換器（Ａ／
Ｄ変換器）が用℃・られて℃・る。従来のＡ／Ｄ変換器
にお℃・ては、上記の振幅分解能は、高精度の素子を用
いることにより達成して℃・る。しかしながら従来のＡ
／ Ｄ変換器は、音響信号のためのＰＣＭ符号化器の
集積化には適していない。補間Ａ／Ｄ変換器は、用いら
れる構成素子の高い精度によらず、ナイキスト周波数の
複数倍の周波数での標本化およびそれに続（粗量子化さ
れた標本値のディジタール補間により、高し・振幅分解
能を達成している。
ビツトに対応する振幅分解能および４８ＫＨｚのサンプ
リング速度を有するアナログ／ディジクル変換器（Ａ／
Ｄ変換器）が用℃・られて℃・る。従来のＡ／Ｄ変換器
にお℃・ては、上記の振幅分解能は、高精度の素子を用
いることにより達成して℃・る。しかしながら従来のＡ
／ Ｄ変換器は、音響信号のためのＰＣＭ符号化器の
集積化には適していない。補間Ａ／Ｄ変換器は、用いら
れる構成素子の高い精度によらず、ナイキスト周波数の
複数倍の周波数での標本化およびそれに続（粗量子化さ
れた標本値のディジタール補間により、高し・振幅分解
能を達成している。
第１図は、従来技術による音響信号のための補間Ａ／Ｄ
変換器の構成を示す。
変換器の構成を示す。
アナログ入力信号は、先ず低域フィルタＡで帯域制限を
受ける。伝号フィルタの出力信号Ｘ（１）と帰還信号ｒ
（ｔ）の差は、積分回路Ｂで積分されて標本化回路Ｃで
ナイキスト周波数調の複数倍の周波数で標本化され、Ａ
／Ｄ変換器りで低い振幅分解能で粗量子化される。該Ａ
、／ Ｄ変換器の出力信号は、Ｄ／Ａ変換変換器上び
保持回路Ｆを介して積分回路の入力に帰還される。量子
化誤差Ｆ′のエネルギ密度分布もしくはスペクトルＳ′
は、説明を簡単にするために庄 先ず白色雑音に対応するものと仮定する。量子化した信
号を積分回路Ｂを介して帰還することにより、第２図に
示すごと（、低周波数の領域における誤差成分は減少す
るが高見・周波数における誤差成分は大きくなる。入力
信号のスペクトル組成はこの帰還によっては変化しない
。帯域幅ｆ のデジタル低域フィルタＧにより、量量 子化誤差の高周波成分を信号から分離し、それに続（標
本化回路Ｈによるサブサンプリングで、低いサンプリン
グ速度ではあるが量子化誤差が減少した信号を発生する
ことができる。入力信号は、補間Ａ／Ｄ変換器の出力（
１４１１でナイキスト速度で標本化されるのであるから
、入力側のアナログチャンネルフィルタを省略すること
かできる。２分の１のサンプリング周波数への所要の帯
域制限はディジタルフィルタＧによって行なわれる。デ
ィジタルフィルタおよび変換器のアナログ部分は調整を
必要とせず精密要素を含んで℃・な（・ので補間的Ａ／
Ｄ変換方法は音響信号のためのＰＣＭ符号器の集積回路
としての製作に適していると考えられる。
受ける。伝号フィルタの出力信号Ｘ（１）と帰還信号ｒ
（ｔ）の差は、積分回路Ｂで積分されて標本化回路Ｃで
ナイキスト周波数調の複数倍の周波数で標本化され、Ａ
／Ｄ変換器りで低い振幅分解能で粗量子化される。該Ａ
、／ Ｄ変換器の出力信号は、Ｄ／Ａ変換変換器上び
保持回路Ｆを介して積分回路の入力に帰還される。量子
化誤差Ｆ′のエネルギ密度分布もしくはスペクトルＳ′
は、説明を簡単にするために庄 先ず白色雑音に対応するものと仮定する。量子化した信
号を積分回路Ｂを介して帰還することにより、第２図に
示すごと（、低周波数の領域における誤差成分は減少す
るが高見・周波数における誤差成分は大きくなる。入力
信号のスペクトル組成はこの帰還によっては変化しない
。帯域幅ｆ のデジタル低域フィルタＧにより、量量 子化誤差の高周波成分を信号から分離し、それに続（標
本化回路Ｈによるサブサンプリングで、低いサンプリン
グ速度ではあるが量子化誤差が減少した信号を発生する
ことができる。入力信号は、補間Ａ／Ｄ変換器の出力（
１４１１でナイキスト速度で標本化されるのであるから
、入力側のアナログチャンネルフィルタを省略すること
かできる。２分の１のサンプリング周波数への所要の帯
域制限はディジタルフィルタＧによって行なわれる。デ
ィジタルフィルタおよび変換器のアナログ部分は調整を
必要とせず精密要素を含んで℃・な（・ので補間的Ａ／
Ｄ変換方法は音響信号のためのＰＣＭ符号器の集積回路
としての製作に適していると考えられる。
信号ｕ′（ｎで）を１ビツトに対応する振幅分解能で量
子化すれば、第１図に示した構造の特に好ましい実現が
可能となる。この構造のアナログ部分は最適化すること
ができ、変換誤差を算出することができる。本発明は、
この算出結果から出発する。
子化すれば、第１図に示した構造の特に好ましい実現が
可能となる。この構造のアナログ部分は最適化すること
ができ、変換誤差を算出することができる。本発明は、
この算出結果から出発する。
第１図に示し１こ構造を説明するに当りブロックダイア
ダラムを変えて、１ピツ） Ａ／Ｄ変換器を線形増幅器
におよび誤差信号１（ｔ）のための加算段で置換する（
第３図）。１ピノ）Ａ／Ｄ変換器りの出力信号ｕ′（ｎ
τ）に対してはスペクトル組成において次式が当嵌まる
。
ダラムを変えて、１ピツ） Ａ／Ｄ変換器を線形増幅器
におよび誤差信号１（ｔ）のための加算段で置換する（
第３図）。１ピノ）Ａ／Ｄ変換器りの出力信号ｕ′（ｎ
τ）に対してはスペクトル組成において次式が当嵌まる
。
１＋ＡＣ，ｉω）・Ｇ−Ｈ（コω）
ω〈２πＷに対しＡ（ｊω）・Ｇ３１およびＨ（ｊω）
＝１とすると次式が成り立つ。
＝１とすると次式が成り立つ。
式（２）から明らかなように、入力信号、ｒ（ｔ）のス
ペクトル組成は変わらず、ｕ’（ｎτ）に含まれている
誤差信号のエネルギ密度Ｓ′、ｕは次式から求められる
。
ペクトル組成は変わらず、ｕ’（ｎτ）に含まれている
誤差信号のエネルギ密度Ｓ′、ｕは次式から求められる
。
Ｇ２
Ｓ’（ｆ）＝ ・Ｓν（ｆ）・・（３
）” ｌ １＋Ａ（ｊ２πｆ）・Ｇ−Ｈ（−ｊ２
πｆ）１２限界周波数９の理想的な低電フィルタＧで、
既述の仮定から補間的Ａ／Ｄ変換器の残留誤差を次のよ
うに算出することができる。
）” ｌ １＋Ａ（ｊ２πｆ）・Ｇ−Ｈ（−ｊ２
πｆ）１２限界周波数９の理想的な低電フィルタＧで、
既述の仮定から補間的Ａ／Ｄ変換器の残留誤差を次のよ
うに算出することができる。
１ピツ） Ａ／Ｄ変換器の代表的なレベル＋Ｕおよび−
Ｕで補間Ａ／Ｄ変換器は最大振幅Ｕの正弦波振動で変調
することができる。変換器の変調率をＭ（○＜Ｍくｌ）
とすると、正弦波入力信号のエネルギは次式で与えられ
る。
Ｕで補間Ａ／Ｄ変換器は最大振幅Ｕの正弦波振動で変調
することができる。変換器の変調率をＭ（○＜Ｍくｌ）
とすると、正弦波入力信号のエネルギは次式で与えられ
る。
２
Ｐ＝Ｍ２− ・・・・・（５）
補間的Ａ／Ｄ変換器の信号雑音比は次式に従って算出す
ることができる。
補間的Ａ／Ｄ変換器の信号雑音比は次式に従って算出す
ることができる。
ＰｘＭ２ 、 Ｕ２
積分回路Ｂの伝達関数を最適化することにより残留変換
誤差を最小にすることができる。これまで採られていた
仮定、即ち１ビツト量子化器の量子化誤差は白色のエネ
ルギ密度スペクトルもしくは分布を有すると言う仮定は
、変換誤差の正確な分析においては最早や妥当ではなし
・。
誤差を最小にすることができる。これまで採られていた
仮定、即ち１ビツト量子化器の量子化誤差は白色のエネ
ルギ密度スペクトルもしくは分布を有すると言う仮定は
、変換誤差の正確な分析においては最早や妥当ではなし
・。
量子化誤差のスペクトルエネル１密度は、補間的変換器
の変調ならびに積分回路Ｂの設計値に依存し、変調度の
減少で変換誤差は小さくなることが判明している。この
変換誤差は、白色エネルギ密度スペクトルと言う仮定で
求めた値から補正係数ｋ（Ｍ）を用いて算出することが
できる。次式で表わされる単純積分器、即ちＡ（ｊω）
＝□ ・・（７）（ｊω） を用（・白色でな℃・エネルギ密度スペクトルＳ′ｆ！
□ を考慮すると、次式で表わされる信号−雑音間隔が得ら
れる。
の変調ならびに積分回路Ｂの設計値に依存し、変調度の
減少で変換誤差は小さくなることが判明している。この
変換誤差は、白色エネルギ密度スペクトルと言う仮定で
求めた値から補正係数ｋ（Ｍ）を用いて算出することが
できる。次式で表わされる単純積分器、即ちＡ（ｊω）
＝□ ・・（７）（ｊω） を用（・白色でな℃・エネルギ密度スペクトルＳ′ｆ！
□ を考慮すると、次式で表わされる信号−雑音間隔が得ら
れる。
２
ここでに、 （Ｍ）は、補間的Ａ／Ｄ変換器の変調度Ｍ
に依存する補正係数であって、第４図に示すような特性
を有する。上記の単純積分器の代りに次式で表わされる
二重積分回路を用いると信号−雑音間隔を改善すること
ができる。
に依存する補正係数であって、第４図に示すような特性
を有する。上記の単純積分器の代りに次式で表わされる
二重積分回路を用いると信号−雑音間隔を改善すること
ができる。
この場合、信号−雑音間隔は次式に従がって計算するこ
とができる。
とができる。
・・・（１０）
１６ビツトに対応する補間的Ａ／Ｄ変換器の所期の振幅
分解能を達成する１こめには、式（１０）に従がい、係
数Ｎ＝２’５６に対応する約１２ Ｍ Ｈｚの補間ルー
ズの内部クロック周波数が必要である。実験室モデルで
の測定試験では期待した結果は得られなかった。４８ｋ
Ｈｚのサンプリング周波数では、７０ｄＢの信号−雑音
間隔しか達成できなかった。このように求めた値に対し
高（・変換誤差は、使用した構成素子の特性が理想的で
ないことに帰結することができる。そこで変換誤差に対
する実際の構成素子の性質の影響を以下に検討してみる
。
分解能を達成する１こめには、式（１０）に従がい、係
数Ｎ＝２’５６に対応する約１２ Ｍ Ｈｚの補間ルー
ズの内部クロック周波数が必要である。実験室モデルで
の測定試験では期待した結果は得られなかった。４８ｋ
Ｈｚのサンプリング周波数では、７０ｄＢの信号−雑音
間隔しか達成できなかった。このように求めた値に対し
高（・変換誤差は、使用した構成素子の特性が理想的で
ないことに帰結することができる。そこで変換誤差に対
する実際の構成素子の性質の影響を以下に検討してみる
。
これまでに述べた補間的Ａ ／ Ｄ変換に関する考察は
、第１図に示すように、標本列／（ｎτ）をＤ／Ａ変換
変換器上び帰還路の保持回路ＦＫより正確に蛇行状の信
号ｒ（ｔ）に変換することから出発して（・た。しかし
ながらこのような信号は回路技術上実現することはでき
ない。第５ａ図に示すような理想の蛇行波形からの実際
の信号変化ｒ’（ｔ）の偏差は保持回路Ｆの線形および
非線形的な歪に帰結することができる。
、第１図に示すように、標本列／（ｎτ）をＤ／Ａ変換
変換器上び帰還路の保持回路ＦＫより正確に蛇行状の信
号ｒ（ｔ）に変換することから出発して（・た。しかし
ながらこのような信号は回路技術上実現することはでき
ない。第５ａ図に示すような理想の蛇行波形からの実際
の信号変化ｒ’（ｔ）の偏差は保持回路Ｆの線形および
非線形的な歪に帰結することができる。
保持回路Ｆによって惹起される線形歪は本質的に、積分
回路Ｂの最適化された伝達特性からの偏差と解釈するこ
とがてきる。この偏差は、Ｂの相応の補正により補償す
ることができる。
回路Ｂの最適化された伝達特性からの偏差と解釈するこ
とがてきる。この偏差は、Ｂの相応の補正により補償す
ることができる。
非線形歪は次のような原因から生じ得ろ。即ち、
保持回路のスイッチング特性における非対称により、同
じ極性の２つの相続くパルスに亘っての積分が、２つの
個・ξルスの積分から異なって来ること、 ループクロック周期τの長さの時間的変化（クロックの
ジッタ）で、変換されたＰＣＭ信号の振幅誤差が生ずる
こと、および用いられるアナログ素子の固有雑音が変換
器の信号−雑音間隔を減少することである。
じ極性の２つの相続くパルスに亘っての積分が、２つの
個・ξルスの積分から異なって来ること、 ループクロック周期τの長さの時間的変化（クロックの
ジッタ）で、変換されたＰＣＭ信号の振幅誤差が生ずる
こと、および用いられるアナログ素子の固有雑音が変換
器の信号−雑音間隔を減少することである。
測定により、固有雑音は無視し得ることが確められた。
したがって最初の２つの原因につ℃・てだけ考察すれば
充分である。
充分である。
保持回路のスイッチング特性の非対称性により惹起され
る非線形歪は、保持回路の変調間隔を減少する。保持回
路により、信号エネルギと共に、最大レベルにおいて信
号エネルギよりも大きいエネルギを有する高周波の量子
化誤差成分を処理しなければならない。したがって、ｕ
′（ｎτ）に含まれて℃・る高周波量子化誤差の変調量
出力として信号周波数領域０＜ｆ＜Ｗにおける付加的な
誤差成分が生ずる。この非対称の影響について考察し最
適化手段について検討する１こめに、補間Ａ／Ｄ変換プ
ロセスをデイノタル計算機でシミュレートした。このシ
ミュレーション（模擬）にお℃・ては正弦波の入力信号
を狭くとり変換器の信号−雑音間隔のスイッチング特性
に依存して制御した。この場合スイッチング特性は最初
に、第１図における信号ｒ（ｔ）の異なった立上りおよ
び立下り時間により求め１こ。第６図には、信号ｒ（ｔ
）の立上りと立下り時間との間の差δの変換器の信号−
雑音間隔に対する影響が示されて℃・ろ。９８ｄＢの所
要の信号−雑音間隔を達成するためには第６図から、ｒ
’（ｔ）の立上り時間と立下り時間との間の差は、５０
ｐＳの値を越えてはならなし・ことが判る。
る非線形歪は、保持回路の変調間隔を減少する。保持回
路により、信号エネルギと共に、最大レベルにおいて信
号エネルギよりも大きいエネルギを有する高周波の量子
化誤差成分を処理しなければならない。したがって、ｕ
′（ｎτ）に含まれて℃・る高周波量子化誤差の変調量
出力として信号周波数領域０＜ｆ＜Ｗにおける付加的な
誤差成分が生ずる。この非対称の影響について考察し最
適化手段について検討する１こめに、補間Ａ／Ｄ変換プ
ロセスをデイノタル計算機でシミュレートした。このシ
ミュレーション（模擬）にお℃・ては正弦波の入力信号
を狭くとり変換器の信号−雑音間隔のスイッチング特性
に依存して制御した。この場合スイッチング特性は最初
に、第１図における信号ｒ（ｔ）の異なった立上りおよ
び立下り時間により求め１こ。第６図には、信号ｒ（ｔ
）の立上りと立下り時間との間の差δの変換器の信号−
雑音間隔に対する影響が示されて℃・ろ。９８ｄＢの所
要の信号−雑音間隔を達成するためには第６図から、ｒ
’（ｔ）の立上り時間と立下り時間との間の差は、５０
ｐＳの値を越えてはならなし・ことが判る。
クロックの作成ま１こは保持回路における能動素子の熱
雑音によって生じ得るループクロック期間τの時間的変
動で補間的Ａ／Ｄ変換の付加的な誤差が生じろ。この伺
加的な変換誤差を定量的に求めるために、第７図に示す
ように、信号ｒ（ｔ）を次式て示すごとく正確に蛇行状
の信号ｒ（ｔ）と・ξルス状の誤差信号ｉ、（ｔ ）に
分解することができる。
雑音によって生じ得るループクロック期間τの時間的変
動で補間的Ａ／Ｄ変換の付加的な誤差が生じろ。この伺
加的な変換誤差を定量的に求めるために、第７図に示す
ように、信号ｒ（ｔ）を次式て示すごとく正確に蛇行状
の信号ｒ（ｔ）と・ξルス状の誤差信号ｉ、（ｔ ）に
分解することができる。
ｒ（ｔ）＝ｒ ’ （ｔ ） ＋ｙ Ｊ （ｔ）
・（１υこの場合、式（２）を近似的に次の
ように表わすことができる。
・（１υこの場合、式（２）を近似的に次の
ように表わすことができる。
ｌ−１−Ａ（ｊω） Ｇ−Ｈ（、ｊω）上式中、Ｑ（ｊ
ω）はシステム構成により条件付けられる誤差であり、
Ｑ（Ｊω）は実施にあたりて条件付けられる誤差を表わ
す。
ω）はシステム構成により条件付けられる誤差であり、
Ｑ（Ｊω）は実施にあたりて条件付けられる誤差を表わ
す。
値＋１または−１を採ることができろ不規則変数をαλ
で表わす。クロック周期が、平均値τおよび標準偏差σ
のガウス分布であるとすると、１（ｔ）は、積分２Ｕ・
（７のＤｉ ｒａｃ＝Ｓｔ６βｅｎ の級数により次の
ように近似することができる。
で表わす。クロック周期が、平均値τおよび標準偏差σ
のガウス分布であるとすると、１（ｔ）は、積分２Ｕ・
（７のＤｉ ｒａｃ＝Ｓｔ６βｅｎ の級数により次の
ように近似することができる。
史、（ｔ）−２−Ｕ ・６Σ ａλ δ（を−λＴ
） −（＋３１上式（１３）のフーリエ変換後に、
次式で表わされる誤差信号のエネルギ密度ス被りトル、 およびベース・ぐンドにおける誤差エネルギを次式で算
出することができる。
） −（＋３１上式（１３）のフーリエ変換後に、
次式で表わされる誤差信号のエネルギ密度ス被りトル、 およびベース・ぐンドにおける誤差エネルギを次式で算
出することができる。
・・・（■ω
クロック周期τの時間変動により惹起される追加の変換
誤差を無視するためには次の条件が満されなければなら
ない。
誤差を無視するためには次の条件が満されなければなら
ない。
Ｐよ Ｍ２ Ｐよ
−＝ −＞＞ −−・ （１６）Ｐ、、 １
６・σ２ｆｆ！ＰｆＰ クロック周期τの標準偏差に対し次式で表わされる最大
値が得られる。
６・σ２ｆｆ！ＰｆＰ クロック周期τの標準偏差に対し次式で表わされる最大
値が得られる。
この最大値は、９５ｄＢの所望の信号−雑音間隔にお℃
・て６．２ｐｓの値を越えてはならない。
・て６．２ｐｓの値を越えてはならない。
このように理論的に求めた値を、ディジタル計算機での
補間Ａ／Ｄ変換の上記のシミュレーションにより確認す
ることができた。この場合スイッチング特性は、ルーシ
クロツク周期τをガウス確率密度を有する不規則変数と
して表わすことにより求めた。
補間Ａ／Ｄ変換の上記のシミュレーションにより確認す
ることができた。この場合スイッチング特性は、ルーシ
クロツク周期τをガウス確率密度を有する不規則変数と
して表わすことにより求めた。
僅かなシックを有する蛇行形状の・ξルスによる信号ｒ
（ｔ）の表示は、受容し得る費用をもってしては達成で
きな（・ｏしたがって補間的Ａ／Ｄ変換方法は、実施に
より条件付けられる誤差の減少を考慮して変更されてい
た。
（ｔ）の表示は、受容し得る費用をもってしては達成で
きな（・ｏしたがって補間的Ａ／Ｄ変換方法は、実施に
より条件付けられる誤差の減少を考慮して変更されてい
た。
以上から明らかなように、従来の回路構造をもってして
は現在の音響技術で要求されるような信号−雑音間隔に
関する精度要件は達成できないことが判明した。
は現在の音響技術で要求されるような信号−雑音間隔に
関する精度要件は達成できないことが判明した。
し１こかつて、本発明の課題は、特許請求の範囲第１項
の謂ゆる上位概念に記載の方法を、上述の要件が満され
るように改善することにある。
の謂ゆる上位概念に記載の方法を、上述の要件が満され
るように改善することにある。
上記の課題は、特許請求の範囲の謂ゆる特徴部分に記載
の構成によって解決される。
の構成によって解決される。
特許請求の範囲第２項以下には有利な実施態様が記述し
である。
である。
以下図面を参照し本発明を説明する。
音響信号のための補間的Ａ ／ Ｄ変換器の信号−雑音
間隔（信号／雑音比）を改善するためには、本発明の教
示に従がい、以下に述べる手段の少なくとも１つの手段
が採られなければならない。即ち、 保持もしくはホルダ回路のスイッチング特性における非
対称によって惹起される歪を回避する１こめには、アナ
ログ信号ｒ（ｔ）を表わすために、第５５ｄ ｂに示す
ように１クロック期間内で再び２つの代表値→−Ｕおよ
び−Ｕの平均値Ｏに戻る・Ｓルス波形を用（・なければ
ならな℃・。
間隔（信号／雑音比）を改善するためには、本発明の教
示に従がい、以下に述べる手段の少なくとも１つの手段
が採られなければならない。即ち、 保持もしくはホルダ回路のスイッチング特性における非
対称によって惹起される歪を回避する１こめには、アナ
ログ信号ｒ（ｔ）を表わすために、第５５ｄ ｂに示す
ように１クロック期間内で再び２つの代表値→−Ｕおよ
び−Ｕの平均値Ｏに戻る・Ｓルス波形を用（・なければ
ならな℃・。
クロックのジッタにより惹起される変換誤差を制限する
１こめ（・ては、アナログ信号ｒ（ｔ）を表わすのに、
高し・時間的精度て発生することができるパルス波形を
使用する必要がある。
１こめ（・ては、アナログ信号ｒ（ｔ）を表わすのに、
高し・時間的精度て発生することができるパルス波形を
使用する必要がある。
補間的Ａ／Ｄ変換器内のアナログ部分の個々の段を充分
に分離する１こめに、小さ℃・縁急峻度を有するパルス
波形の使用により信号ｒ（ｔ）の最高周波数成分を回避
する必要がある。
に分離する１こめに、小さ℃・縁急峻度を有するパルス
波形の使用により信号ｒ（ｔ）の最高周波数成分を回避
する必要がある。
第１０Ｃには、信号ｒ（ｔ）を、太き℃・スにクトル純
度で発生することができる正弦波形状の個・ξルスから
合成する仕方が示しである。し１こがって、第１図に示
しである補間的Ａ ／ Ｄ変換器の構成は本発明の教示
に従が℃・信号ｒ（ｔ）を表わすのに正弦波形状のパル
スを使用する１こめに第８図に示すように変更されて℃
−る。
度で発生することができる正弦波形状の個・ξルスから
合成する仕方が示しである。し１こがって、第１図に示
しである補間的Ａ ／ Ｄ変換器の構成は本発明の教示
に従が℃・信号ｒ（ｔ）を表わすのに正弦波形状のパル
スを使用する１こめに第８図に示すように変更されて℃
−る。
保持口°路の出力信号゛は、第８図の場合、変調器内で
水晶発振器から得られる正弦波形状のパルスの極性を制
御する。
水晶発振器から得られる正弦波形状のパルスの極性を制
御する。
本発明による補間的Ａ／Ｄ変換器は、５０ｋＨ２のサン
プリング（標本化）速度にお〜・て、８５ｄＢ（１４ビ
ツトに対応）より大きい信号−雑音間隔で実現すること
ができた。し１こがって従来技術と比較し、信号−雑音
間隔は１５ ｄＢより。
プリング（標本化）速度にお〜・て、８５ｄＢ（１４ビ
ツトに対応）より大きい信号−雑音間隔で実現すること
ができた。し１こがって従来技術と比較し、信号−雑音
間隔は１５ ｄＢより。
大きく改善された。
第１図は、従来の補間的Ａ／Ｄ変換器の構成を略示する
ブロックダイアダラム、第２図は第１図の装置の動作を
説明するダラムを示す図、第３図は第１図に示した装置
の動作を説明するための等価ブロックダイアダラム、第
４図は補間的Ａ／Ｄ変換器の変調度の特性をグラフで示
す図、第５鵞図 ゛ は第１図の装置の動作を
説明するための波形を示す図−と４６配ニー一本発明で
用いられる・ξルス波゛形を示す図、第６図□は帰還信
号ｒ（ｔ）の立上り、立下り時間の差のＡ／Ｄ変換器の
信号−雑音間隔に対する影響をグラフで示す図、第７図
は、付加的な誤差発生を説明する１こめのパルス波形図
、そして第８図は本発明による方法を実施するための回
路構成を示すブロックダイアダラムである。 Ａ 低域フィルタ、Ｂ 積分回路、Ｃ標本化回路、Ｄ
−Ａ ／ Ｄ変換回路、Ｅ −Ｄ ／ Ａ変換回路、Ｆ
ホールト°回路、Ｇ ディジタル低域フィルタ、Ｈ標
本化回路、Ｋ・線形増幅器。 （ほか１名） Ｆ Ｅ Ｆ Ｅ ＦＩＧ、 ２ Ｉ ＦＩＧ、 ４
ブロックダイアダラム、第２図は第１図の装置の動作を
説明するダラムを示す図、第３図は第１図に示した装置
の動作を説明するための等価ブロックダイアダラム、第
４図は補間的Ａ／Ｄ変換器の変調度の特性をグラフで示
す図、第５鵞図 ゛ は第１図の装置の動作を
説明するための波形を示す図−と４６配ニー一本発明で
用いられる・ξルス波゛形を示す図、第６図□は帰還信
号ｒ（ｔ）の立上り、立下り時間の差のＡ／Ｄ変換器の
信号−雑音間隔に対する影響をグラフで示す図、第７図
は、付加的な誤差発生を説明する１こめのパルス波形図
、そして第８図は本発明による方法を実施するための回
路構成を示すブロックダイアダラムである。 Ａ 低域フィルタ、Ｂ 積分回路、Ｃ標本化回路、Ｄ
−Ａ ／ Ｄ変換回路、Ｅ −Ｄ ／ Ａ変換回路、Ｆ
ホールト°回路、Ｇ ディジタル低域フィルタ、Ｈ標
本化回路、Ｋ・線形増幅器。 （ほか１名） Ｆ Ｅ Ｆ Ｅ ＦＩＧ、 ２ Ｉ ＦＩＧ、 ４
Claims (1)
- 【特許請求の範囲】 ■ アナログ入力信号をナイキスト周波数の複数倍の周
波数で標本化して１ビツト対応で量子化し、該量子化し
１こ信号を入力に帰還して前記アナログ入力信号から減
算し、前記標本化し量子化しｆこ信号をディジタル低域
ろ波および後続のナイキスト周波数での標本化でＰＣＭ
信号（（変換するアナログ信号のディジタル信号への補
間的変換方法にお（・て、前記アナログ入力信号と前記
帰還される信号との間の差または帰還される信号、また
はアナログ信号と帰還される信号とを積分し、前記帰還
される信号は、エクロソク期間内に再び平均値に戻る・
ξルスによって表わされることを特徴とする補間的アナ
ログ−ディジタル変換方法。 ２ ・９ルスが正弦波形状である特許請求の範囲第１項
記載の補間的アナログ−ディジタル変換方法。 ３ ・？ルスが台形である特許請求の範囲第１項記載の
補間的アナログ−ディジタル変換方法。 牛 ノルスが三角形形状である特許請求の範囲第１項記
載の補間的アナログ−ディジタル変換方法。 ５ ・ξルスが矩形形状である特許請求の範囲第１項記
載の補間的アナログ−ディジクル変換方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3310310.0 | 1983-03-22 | ||
| DE3310310A DE3310310A1 (de) | 1983-03-22 | 1983-03-22 | Verfahren und anordnung zum interpolativen a/d-umsetzen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178819A true JPS59178819A (ja) | 1984-10-11 |
| JPH0226887B2 JPH0226887B2 (ja) | 1990-06-13 |
Family
ID=6194261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59053686A Granted JPS59178819A (ja) | 1983-03-22 | 1984-03-22 | 補間的アナログ−デイジタル変換方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4614936A (ja) |
| EP (1) | EP0119529B1 (ja) |
| JP (1) | JPS59178819A (ja) |
| DE (2) | DE3310310A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4857928A (en) * | 1988-01-28 | 1989-08-15 | Motorola, Inc. | Method and arrangement for a sigma delta converter for bandpass signals |
| AU608950B2 (en) * | 1988-01-28 | 1991-04-18 | Motorola, Inc. | Method and arrangement for a sigma delta converter for bandpass signals |
| US5055846A (en) * | 1988-10-13 | 1991-10-08 | Crystal Semiconductor Corporation | Method for tone avoidance in delta-sigma converters |
| DE68913967T2 (de) * | 1989-07-12 | 1994-09-22 | Ibm | Sigma-Delta-Konverter mit einer Dämpfungsfunktion sowie einer Übertragungsfunktion, die unempfindlich gegenüber Fehlanpassungen der Anstiegs- und Abfallzeiten der Schaltelemente ist. |
| DE4019726A1 (de) * | 1990-06-21 | 1992-01-02 | Licentia Gmbh | Ein vereinfachter interpolativer analog/digital-umsetzer fuer bandpass-signale |
| AU682032B2 (en) * | 1993-06-29 | 1997-09-18 | Sony Corporation | Audio signal transmitting apparatus and the method thereof |
| US7088282B1 (en) | 2005-06-09 | 2006-08-08 | International Business Machines Corporation | System and method for programmable high precision quantization of analog variable |
| WO2017066704A1 (en) * | 2015-10-14 | 2017-04-20 | Schweitzer Engineering Laboratories, Inc. | High-frequency electric power system signal processing system |
| US11280834B2 (en) | 2018-08-30 | 2022-03-22 | Schweitzer Engineering Laboratories, Inc. | Detection of low-energy events in an electric power system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639576A (en) * | 1979-09-07 | 1981-04-15 | Toshiba Corp | Scanning type electronic duplicator |
| JPS5658324A (en) * | 1979-10-18 | 1981-05-21 | Matsushita Electric Ind Co Ltd | Signal modulation and demodulation circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1058742A (en) * | 1963-03-18 | 1967-02-15 | Hitachi Ltd | An electrical code modulation system |
| US4187466A (en) * | 1978-01-16 | 1980-02-05 | Rolm Corporation | Signal injection technique |
| JPS5952576B2 (ja) * | 1979-07-13 | 1984-12-20 | 株式会社東芝 | Ａ／ｄ変換器の安定化回路 |
| DE3002960A1 (de) * | 1980-01-29 | 1981-09-10 | TE KA DE Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | Adaptiver deltamodulator |
| US4384278A (en) * | 1981-07-22 | 1983-05-17 | Bell Telephone Laboratories, Incorporated | One-bit codec with slope overload correction |
-
1983
- 1983-03-22 DE DE3310310A patent/DE3310310A1/de active Granted
-
1984
- 1984-03-02 EP EP84102267A patent/EP0119529B1/de not_active Expired - Lifetime
- 1984-03-02 DE DE8484102267T patent/DE3484627D1/de not_active Expired - Fee Related
- 1984-03-21 US US06/591,950 patent/US4614936A/en not_active Expired - Fee Related
- 1984-03-22 JP JP59053686A patent/JPS59178819A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5639576A (en) * | 1979-09-07 | 1981-04-15 | Toshiba Corp | Scanning type electronic duplicator |
| JPS5658324A (en) * | 1979-10-18 | 1981-05-21 | Matsushita Electric Ind Co Ltd | Signal modulation and demodulation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3484627D1 (de) | 1991-07-04 |
| US4614936A (en) | 1986-09-30 |
| JPH0226887B2 (ja) | 1990-06-13 |
| EP0119529B1 (de) | 1991-05-29 |
| EP0119529A3 (en) | 1988-01-13 |
| DE3310310C2 (ja) | 1990-09-06 |
| DE3310310A1 (de) | 1984-09-27 |
| EP0119529A2 (de) | 1984-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0599817B1 (en) | Sampling frequency conversion method and apparatus | |
| US5239299A (en) | Digital equalization of time interleaved analog to digital converters | |
| US4710747A (en) | Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC) | |
| JP3375967B2 (ja) | ディジタル論理ゲートコアを有するシグマ−デルタ変換器 | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| JP2976661B2 (ja) | デジタル／アナログ変換器においてデジタル信号をアナログ信号に変換する方法 | |
| US4843390A (en) | Oversampled A/D converter having digital error correction | |
| WO2004039021A1 (en) | Time encoding and decoding of a signal | |
| US4999627A (en) | Analog-to-digital converter using prescribed signal components to improve resolution | |
| JPS59178819A (ja) | 補間的アナログ−デイジタル変換方法 | |
| Ritchie et al. | Interpolative digital-to-analog converters | |
| JPS62500554A (ja) | アナログ−デジタル コンバ−タ | |
| JPH0761011B2 (ja) | 分周回路装置 | |
| JPH07105762B2 (ja) | シグマデルタ変換器のデシメーションフィルタ及び同前を用いるアナログ／ディジタル変換器 | |
| JPS5946343B2 (ja) | 計測装置 | |
| JP2600821B2 (ja) | 標本化周波数変換装置 | |
| US8514116B2 (en) | Method for improving the resolution and for correcting distortions in a sigma-delta modulator, and sigma-delta modulator implementing said method | |
| GB2232022A (en) | Analogue-to-digital converter | |
| Hejn et al. | Measurement and enhancement of multistage sigma-delta modulators | |
| CN100502234C (zh) | 数字脉冲宽度调制装置及方法 | |
| JPH05507599A (ja) | 記録回路用デジタルｆｍシンセサイザ | |
| JP2605284Y2 (ja) | データ変換装置 | |
| KR940000462B1 (ko) | 속도오차의 보정장치 | |
| RU2292642C1 (ru) | Способ интегрирующего аналого-цифрового преобразования напряжения | |
| JP2600820B2 (ja) | 標本化周波数変換装置 |