JP2635668B2 - デジタル波形等化装置 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、文字多重放送受信機において、テレビジ
ョンに重畳された文字多重信号をデジタル的に波形等化
するためのデジタル波形等化装置に関する。

（従来の技術） テレビジョン信号に重畳された文字多重信号を受信す
る文字多重放送受信機においては、一般に、文字多重信
号を波形等化するための波形等化装置が設けられてい
る。

第５図にこの波形等化装置の従来構成を示す。図示の
波形等化装置は、受信された文字多重信号をデジタル信
号に変換して波形等化するデジタル波形等化装置であ
る。

この第５図において、入力端子11に供給されたアナロ
グの文字多重信号は、アナログ／デジタル変換回路（以
下、A/D変換回路と記す）12によりデジタル信号に変換
される。このデジタル信号は、例えば、トランスバーサ
ルフィルタによって構成される波形等化器13により波形
等化された後、デコーダ14でデコードされる。このデコ
ード出力は出力端子15に供給される。

上記A/D変換回路12で用いるサンプリングクロック
は、次のようにして作られる。すなわち、上記入力端子
11に供給された文字多重信号は、さらに、位相比較回路
16に供給され、A/D変換回路12から出力されるデジタル
の文字多重信号と位相比較される。この比較結果はサン
プリングクロックを発生するクロック発生回路17に供給
される。このクロック発生回路17は、上記比較結果に従
って、入力端子11に供給される文字多重信号とA/D変換
回路12から出力される文字多重信号との位相が一致する
ように、クロック発生回路17から出力されるサンプリン
グクロックの位相を制御する。これにより、文字多重信
号のピークを打抜く位相を有するサンプリングクロック
が得られる。

なお、位相比較回路16における位相比較動作は、クロ
ックランイン信号（以下、CRI信号と記す）の重畳期間
においてのみ行われる。これは、クロックランイン検出
回路18により入力端子11に供給された文字多重信号から
CRI信号を検出することによりなされる。第６図にCRI信
号を示す。

従来のデジタル波形等化装置は上述したような構成を
有するものであるが、この構成の場合、次のような問題
があった。

（１）文字多重信号の位相が変化すると、その変化時か
らある期間、適正サンプリング位相を得ることができな
い。

これは、第５図の構成の場合、位相比較回路16、クロ
ック発生回路17、A/D変換回路12からなる自動位相制御
ループ（以下、APCループと記す）によってサンプリン
グクロックの位相を制御することにより、適正サンプリ
ング位相を得るようになっているためである。すなわ
ち、このような構成では、文字多重信号の位相が変化し
た場合、APCループが時定数をを有するため、すぐには
サンプリング位相を補正することができないからであ
る。

これにより、例えば、文字多重信号の位相が重畳ライ
ンごとに変化するような場合は、重畳ラインが切り変わ
ってからある期間、文字多重信号のサンプリング位相が
適性位相からずれ、デジタル信号の品位が低下する。

（２）文字多重信号のSN比が悪い場合やゴースト信号の
重畳によりCRI部に波形歪みが生じた場合、適正サンプ
リング位相を得ることができないことがある。これによ
り、波形等化器13における歪みの補正量が増加し、その
等化性能が劣化する。

これは、従来のデジタル波形等化装置が、サンプリン
グ位相の補正情報を、以前の位相補正情報とは別に、所
定の周期的で新たに得ているため、波形歪み等の影響を
直接受けるからである。

（発明が解決しようとする課題） 以上述べたように従来のデジタル波形等化装置におい
ては、文字多重信号の位相が変化した場合、そのサンプ
リング位相をリアルタイムで補正することができないた
め、文字多重信号の位相が変化してからある期間、波形
等化出力の品位が低下するという問題と、文字多重信号
に波形歪み等が生じると、適正サンプリング位相を設定
することができないという問題があった。

そこで、この発明は、文字多重信号の位相が変化して
も、リアルタイムでそのサンプリング位相を補正するこ
とができ、かつ、文字多重信号のSN比が低下したり、波
形歪みがあっても、確実に適正サンプリング位相を設定
することができるデジタル波形等化装置を提供すること
を目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明は、受信したアナ
ログの文字多重信号を、その伝送周波数のｍ（ｍは２以
上の正の整数）倍のサンプリング周波数でデジタル信号
に変換することによりｍ個の位相位置でサンプリングさ
れたデジタル信号を出力するアナログ／デジタル変換手
段と、 このアナログ／デジタル変換手段の変換出力をバンド
パスフィルタに通し、さらに絶対値をとった信号のサン
プリング位相の同じもの同士を加算し、各位相毎のｍ個
の加算出力を得る加算手段と、 前記各位相毎のｍ個の加算出力の大きさを比較する比
較手段と、 前記比較手段で比較した結果最も大きいと判定された
加算結果に対応したサンプリング位相である前記アナロ
グ／デジタル変換手段の変換出力を選択出力することに
より、前記文字多重信号の伝送周波数を有しかつ適正位
相でサンプリングされた信号にレート変換するレート変
換手段と、 このレート変換手段の変換出力を波形等化する波形等
化手段と備える。

またこの発明は、受信したアナログの文字多重信号
を、その伝送周波数のｍ（ｍは２以上の正の整数）倍の
サンプリング周波数でデジタル信号に変換することによ
りｍ個の位相装置でサンプリングされたデジタル信号を
出力するアナログ／デジタル変換手段と、 このアナログ／デジタル変換手段の変換出力をバンド
パルフィルタに通し、さらに絶対値をとった信号のサン
プリング位相の同じも同士を加算し、各位相毎のｍ個の
加算出力を得る加算手段と、 前記各位相毎のｍ個の加算出力の大きさを比較する比
較手段と、 前記ｍ個の加算出力の大きさを比較し、大きい方の加
算結果に対応するサンプリング位相についての係数が大
きくなるような各サンプリング位相のための補間係数を
出力する補間係数演算手段と、 前記補間係数を用いて前記アナログ／デジタル変換手
段の変換出力の各サンプリング位相間で信号の補間演算
を行い、前記文字多重信号の伝送周波数を有しかつ適正
位相のデジタル信号にレート変換するレート変換手段
と、 このレート変換手段の変換出力を波形等化する波形等
化手段とを備える。

上記の構成のように、文字多重信号を処理することに
より、従来のAPCループのような時定数回路を必要とせ
ずにサンプリング位相が最適なサンプリング信号を取り
出すことができる。また、サンプリング位相が同じの信
号同志を遡って加算した結果をｍ個得て、これらのｍ個
の加算結果から最適なサンプリング位相の信号を判定す
るようになっているので、入力信号に歪みやノイズがあ
ってもこれらの影響を受けにくく、安定して最適なサン
プリング位相の信号を取り出すことができる。

（実施例） 以下、図面を参照しながらこの発明の実施例を詳細に
説明する。

第１図はこの発明の第１の実施例の構成を示す回路図
であり、第２図はこの第１図の各部の信号波形を示す信
号波形図である。

第１図において、21は受信されたアナログの文字多重
信号が供給される入力端子である。この入力端子21に供
給された文字多重信号はA/D変換回路22に供給され、そ
の信号伝送周波数の２倍の周波数を有するサンプリング
クロックに従ってデジタル信号S1に変換される。このデ
ジタル信号S1を第２図（ａ）に示す。尚、２倍の周波数
を有するサンプリングクロックを用いているのは説明を
簡易にするためであり、３倍以上の整数倍にすれば得ら
れるサンプリング位相の精度をさらに高めることができ
る。

このデジタル信号S1は、遅延回路23で所定時間遅延さ
れた後、サブサンプル回路24に供給される。そして、こ
のサブサンプル回路24でサブサンプリングされ、文字多
重信号の伝送レートと同じレートの信号に変換される。
このサブサンプル回路24の出力は、波形等化器25で波形
等化された後、デコーダ26でデコードされる。このデコ
ード出力は、出力端子27に供給される。

上記A/D変換回路22のサンプリングクロックは、文字
多重信号の伝送周波数と同じ周波数のクロックを発生す
るクロック発生回路28とこのクロック発生回路28の出力
クロックを２逓倍する２逓倍回路29によって生成され
る。

上記A/D変換回路22の出力は、さらに、バンドパスフ
ィルタ（以下、BPFと記す）30に供給される。このBPF30
は、入力信号からCRI信号と同じ周波数をもつ信号成分
を抽出する。この抽出出力S2を第２図（ｂ）に示す。

この抽出出力S2は同期加算回路31で絶対値がとられた
後、サンプリング位相の同じものが巡回されて加算され
る。第２図（ｃ）に上記抽出出力S2の絶対値出力S3を示
す。これにより、この同期加算回路31からは、サンプリ
ング位相の同じものどうしが別々に加算された２つの加
算出力（S3の○印の値を同期加算されたものと×印の値
を同期加算されたものの２つ）が得られる。

同期加算回路31から出力される２つの加算出力は比較
回路32で大きさを比較される。この比較結果は上記サブ
サンプル回路24に供給される。このサブサンプル回路24
は、この比較結果に従って、加算出力の大きい方の位相
でサンプリングされたデジタル信号を選択する。これに
より、サブサンプル回路24からは、適正サンプリング位
相でサンプリングされたデジタル信号が選択される。

第２図の例では、異なるサンプリング位相でサンプリ
ングされた２つのデジタル信号「○」，「×」のうち、
デジタル信号「○」の加算値のほうが大きいので、この
デジタル信号「○」が選択される。

なお、上記遅延回路23は、サブサンプル回路24に供給
されるデジタル文字多重信号と比較回路32の出力との時
間合せのための回路である。

第３図は第１図の具体的構成の一例を示す回路図であ
る。

この第３図において、サブサンプル回路24は、３つの
ラッチ回路241,242,243と選択回路224からなる。ラッチ
回路241は、第２図を参照しながら説明するならば、２
つのデジタル信号「○」，「×」を全てラッチする。ラ
ッチ回路242は、このうち、デジタル信号「○」をラッ
チし、ラッチ回路243はデジタル信号「×」をラッチす
る。選択回路244は、この２つのラッチ出力のうち、比
較回路32の比較結果に従って、いずれか一方のラッチ出
力を選択することにより、デジタル信号のレート変換を
行う。

BPF30は、２つのラッチ回路301,302と減算回路303か
らなり、次の式（１）で示される通過帯域特性X1に従っ
て、CRI信号の周波数をもつ信号成分を抽出する。

X₁＝１−Z^-2 ……（１） 同期加算回路31は、絶対値回路311、加算回路312、２
つのラッチ回路313、314からなり、次の式（２）で示さ
れる加算特性X2に従って、同期加算を行う。

以上詳述したこの実施例によれば次のような効果があ
る。

（１）文字多重信号の位相が変化してもリアルタイムで
サンプリング位相を補正することができる。

これは、文字多重信号をその伝送周波数の２倍のサン
プリング周波数でデジタル信号に変換し、この変換出力
のうち、同じ位相でサンプリングされたものどうしを複
数別々に加算し、２つの加算出力の大きさに従って、い
ずれか一方のサンプリング出力を選択するようにしたた
めである。すなわち、このような構成では、従来のAPC
ループのようなサンプリング位相の補正に遅延をもたら
すように時定数回路が不要となるので、リアルタイムの
位相補正が可能となるわけである。

（２）文字多重信号のSN比が悪化したり、ゴースト信号
により波形が歪んでも適正サンプリング位相を得ること
ができる。これにより、波形等化器25での歪みの補正量
を小さくすることができ、安定な波形等化動作を行うこ
とが可能となる。

これは、サンプリング位相の異なるデジタル信号の大
きさを比較するのに、サンプリング位相の同じものを複
数加算したものどうしを比較するようにしたため、２つ
の比較対象に波形歪み等の影響がランダムに生じ、結果
的にノイズや波形歪み等の影響を受けない状態で比較す
ることができるからである。

（３）カラーバースト信号のない白黒テレビジョン放送
時にも、適正サンプリング位相を得ることができる。

これは、サンプリグクロックの位相を考慮する必要が
ないため、これをカラーバースト信号にロックする必要
がないからである。

以上この発明の一実施例を説明したが、これと同じ構
成において、サンプリングクロックの周波数を文字多重
信号の伝送周波数の３倍以上の整数倍にすれば、得られ
るサンプリング位相の精度をさらに高めることができ
る。

第４図はこの発明の他の実施例の構成を示す回路図で
ある。

この実施例は、サンプリングクロックの周波数をより
高くする（ｍをより大きくする）代わりに、ｍ倍のサン
プリングクロックでサンプリングされたｍ個のデジタル
信号を使って直線補間を行うことにより、適正サンプリ
ング位相をもつデジタル信号を得るようにしたものであ
る。なお、以下は説明の便宜上ｍ＝２として説明する。

つまり、互いに位相が異なるサンプリング信号を直線
補間する場合、各位相のサンプリング信号に係数を与え
ることにより、補間結果の信号の位相を、係数の与え方
により制御することができる。そこで、同期加算回路31
から得られる同期加算した例えば２つの結果を比べてみ
る。そして、いずれか一方の結果が大きい場合には、そ
の大きい方向に対応するサンプリング位相の信号に対し
て比重を大きくし、他方のサンプリング位相の信号に対
して比重を小さくするように係数を発生するようにして
いる。このようにして補間を行うと、補間結果の信号
は、比重の大きい方の信号のサンプリング位相に変移す
ることになり適正サンプリング位相のデジタル信号を得
ることができる。

すなわち、第４図において、41が直線補間回路であ
る。この直線補間回路41は、遅延回路23から出力される
２つのサンプリング出力を使って直線補間を行うことに
より、適正サンプリング位相のサンプリング出力を得
る。この場合の補間係数は、同期加算回路31から出力さ
れる２つの加算出力の大きさに従って、補間係数演算回
路42から出力される。

なお、この場合、同期加算回路31の加算処理は、入力
端子21に供給される文字多重信号からCRI信号を検出す
るクロックランイン検出回路43の検出出力に従って、CR
I信号の重畳期間のみ行われる。

このような構成によれば、常に、文字多重信号のピー
クを打抜く最適サンプリング位相を得ることができる。
但し、得られるデジタル信号の大きさは、文字多重信号
のピーク値と異なるが、これは、このデジタル信号を波
形等化器25に通すことにより、補正することができる。

また、この実施例では、同期加算を行う期間をCRI信
号の重畳期間に限定したので、限定しない場合よりも精
度の高いサンプリング位相を得ることができる。

なお、この発明は、先の実施例に限定されるものでは
ない。

例えば、データ補間の方法としては、直線補間以外の
方法を用いてもよい。

また、適正サンプリング位相が得られるようにデジタ
ル信号をレート変換する方法としては、サブサンプルや
データ補間以外の方法を使用してもよい。

［発明の効果］ 以上述べたようにこの発明によれば、文字多重信号の
位相が変化しても、リアルタイムでそのサンプリング位
相を補正することができ、かつ、文字多重信号のSN比が
低下したり、ゴースト信号等により歪みがあっても、確
実に適正サンプリング位相を設定することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回路図、第２
図は第１図の動作を説明するための信号波形図、第３図
は第１図の具体的構成の一例を示す回路図、第４図はこ
の発明の他の実施例の構成を示す回路図、第５図は従来
のデジタル波形等化装置の構成を示す回路図、第６図は
文字多重信号のデータ構造を示す信号波形図である。 21……入力端子、22……A/D変換回路、23……遅延回路,
24……サブサンプル回路、25……波形等化器、26……デ
コーダ、27……出力端子、28……クロック発生回路、29
……２逓倍回路、30……BPF、31……同期加算回路、32
……比較回路、41……直線補間回路、42……補間係数演
算回路、43……CRI検出回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 和彦 神奈川県横浜市磯子区新杉田町８番地 東芝オーディオ・ビデオエンジニアリン グ株式会社開発事業所内

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】受信したアナログの文字多重信号を、その
   伝送周波数のｍ（ｍは２以上の正の整数）倍のサンプリ
   ング周波数でデジタル信号に変換することによりｍ個の
   位相装置でサンプリングされたデジタル信号を出力する
   アナログ／デジタル変換手段と、 このアナログ／デジタル変換手段の変換出力をバンドパ
   スフィルタに通し、さらに絶対値をとった信号のサンプ
   リング位相の同じもの同士を加算し、各位相毎のｍ個の
   加算出力を得る加算手段と、 前記各位相毎のｍ個の加算出力の大きさを比較する比較
   手段と、 前記比較手段で比較した結果最も大きいと判定された加
   算結果に対応したサンプリング位相である前記アナログ
   ／デジタル変換手段の変換出力を選択出力することによ
   り、前記文字多重信号の伝送周波数を有しかつ適正位相
   でサンプリングされた信号にレート変換するレート変換
   手段と、 このレート変換手段の変換出力を波形等化する波形等化
   手段とを具備したデジタル波形等化装置。
2. 【請求項２】受信したアナログの文字多重信号を、その
   伝送周波数のｍ（ｍは２以上の正の整数）倍のサンプリ
   ング周波数でデジタル信号に変換することによりｍ個の
   位相装置でサンプリングされたデジタル信号を出力する
   アナログ／デジタル変換手段と、 このアナログ／デジタル変換手段の変換出力をバンドパ
   スフィルタに通し、さらに絶対値をとった信号のサンプ
   リング位相の同じもの同士を加算し、各位相毎のｍ個の
   加算出力を得る加算手段と、 前記各位相毎のｍ個の加算出力の大きさを比較する比較
   手段と、 前記ｍ個の加算出力の大きさを比較し、大きい方の加算
   結果に対応するサンプリング位相についての係数が大き
   くなるような各サンプリング位相のための補間係数を出
   力する補間係数演算手段と、 前記補間係数を用いて前記アナログ／デジタル変換手段
   の変換出力の各サンプリング位相間で信号の補間演算を
   行い、前記文字多重信号の伝送周波数を有しかつ適正位
   相のデジタル信号にレート変換するレート変換手段と、 このレート変換手段の変換出力を波形等化する波形等化
   手段とを具備したデジタル波形等化装置。