KR910017760A - 기록 승인 회로 - Google Patents

기록 승인 회로 Download PDF

Info

Publication number
KR910017760A
KR910017760A KR1019910003578A KR910003578A KR910017760A KR 910017760 A KR910017760 A KR 910017760A KR 1019910003578 A KR1019910003578 A KR 1019910003578A KR 910003578 A KR910003578 A KR 910003578A KR 910017760 A KR910017760 A KR 910017760A
Authority
KR
South Korea
Prior art keywords
inputs
control input
record
output
detector
Prior art date
Application number
KR1019910003578A
Other languages
English (en)
Other versions
KR0185407B1 (ko
Inventor
헤르마누스 반 베르켈 코르넬리스
예스 사에이
Original Assignee
프레데릭 얀 스미트
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR910017760A publication Critical patent/KR910017760A/ko
Application granted granted Critical
Publication of KR0185407B1 publication Critical patent/KR0185407B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

기록 승인 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 기록 검출기와 종래 기술의 쌍안점 엘리멘트를 포함하는 기록-승인 회로의 한 실시예도, 제 2도는 트랜지스터 레벨에서의 제 1도에 도시된 바와 같은 록 검출기의 한 실시예도, 제 3도는 본 발명에 따른 기록-승인 회로의 제 1실시예도.

Claims (3)

  1. 2개의 기록 입력과 2개의 상보 입력 및 하나의 승인 출력을 갖고 있는 기록 검출기를 구비하며, 기록 검출기의 2개의각 기록 입력을 형성하는 2개의 입력고 갖고 있고, 2개의 기록 입력중 한 입력상의 기록 신호에 응답하여 기록 검출기의 2개의 상보 입력에 2개의 상보 신호를 인가하기 위해 기록 검출기의 상보 입력에 교차로 결합된 2개의 출력을 갖고 있는 쌍안정 엘리멘트를 포함하고 있는 기록-승인 회로에 있어서, 기록 검출기는 각 스위치 엘리멘트가 제1단자와 제2단자 및 제어 입력을 갖고 잇는 제1단자들은 기록 검출기의 2개의 기록 신호를 형성하고 제2단자들은 상호 접속되어 공통으로 승인 출력을 형성하고 제어 입력을 기록 검출기의 2개의 상보 입력을 형성하도록 되어 있는, 직렬 접속된 2개의 스위치 엘리멘트를 포함하고 있는 것을 특징으로 하는 기록-승인 회로.
  2. 제 1항에 있어서, 각각의 스위치 엘리멘트가 그 스위치 엘리멘트의 제어 입력을 형성하는 제어 입력을 가진 n-MOS트랜지스터를 포함하거나, 인버터 입력이 그 스위치 엘리멘트의 제어 입력을 형성하고 인버터 출력이 p-MOS 트랜지스터의 제어 입력에 접속되어 있는 그런 인버를 가진 p-MOS 트랜지스터를 포함하며, 쌍안정 엘리멘트가 그 쌍안정 엘리멘트의 입력 및 출력을 형성하는 2개의 입력 및 하나의 단일 출력을 각각 갖고 있는 2개의 NOR게이트를 포함하고 있는 것을 특징으로 하는 기록-승인 회로.
  3. 제1항에 있어서, 각 스위치 엘리멘트가 그 스위치 엘리멘트의 제어 입력을 형성하는 제어 입력을 가진 p-MOS 트랜지스터를 포함하거나, 인버터 입력이 그 스위치 엘리멘트의 제어 입력을 형성하고 인버터 출력이 n-MOS트랜지스터의 제어 입력에 접속되어 있는 그런 인버터를 가진 n-MOS트랜지스터를 포함하고, 쌍안정 엘리멘트가 그 쌍안정 엘리멘트의 입력 및 출력을 형성하는 2개의 입력과 하나의 출력을 각각 갖는 2개의 NAND게이트를 포함하고 있는 것을 특징으로 하는 기록 승인 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910003578A 1990-03-09 1991-03-06 기록 승인 회로 KR0185407B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9000544A NL9000544A (nl) 1990-03-09 1990-03-09 Schrijf-erkenningscircuit bevattende schrijfdetector en bistabiel element voor vier-fase hand-shake signalering.
NL9000544 1990-03-09

Publications (2)

Publication Number Publication Date
KR910017760A true KR910017760A (ko) 1991-11-05
KR0185407B1 KR0185407B1 (ko) 1999-04-15

Family

ID=19856719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003578A KR0185407B1 (ko) 1990-03-09 1991-03-06 기록 승인 회로

Country Status (6)

Country Link
US (1) US5280596A (ko)
EP (1) EP0445880B1 (ko)
JP (1) JP3133089B2 (ko)
KR (1) KR0185407B1 (ko)
DE (1) DE69113656T2 (ko)
NL (1) NL9000544A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CZ383292A3 (en) * 1992-02-18 1994-03-16 Koninkl Philips Electronics Nv Method of testing electronic circuits and an integrated circuit tested in such a manner
US6208702B1 (en) * 1998-01-23 2001-03-27 International Business Machines Corporation High frequency clock signal distribution utilizing CMOS negative impedance terminations
US6735657B1 (en) * 2000-06-30 2004-05-11 Cisco Technology, Inc. Method and apparatus for connecting two-wire serial interface and single-wire serial interface with high transmission speed
KR100695014B1 (ko) 2005-09-06 2007-03-16 삼성전자주식회사 이송용지를 안내하는 가이드부재를 구비한 화상형성장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812388A (en) * 1972-09-28 1974-05-21 Ibm Synchronized static mosfet latch
US4390969A (en) * 1980-04-21 1983-06-28 Burroughs Corporation Asynchronous data transmission system with state variable memory and handshaking protocol circuits
US4534011A (en) * 1982-02-02 1985-08-06 International Business Machines Corporation Peripheral attachment interface for I/O controller having cycle steal and off-line modes
US4563599A (en) * 1983-03-28 1986-01-07 Motorola, Inc. Circuit for address transition detection
US4598216A (en) * 1984-08-27 1986-07-01 Ncr Corporation Assist circuit for a data bus in a data processing system
JPS61104394A (ja) * 1984-10-22 1986-05-22 Mitsubishi Electric Corp 半導体記憶装置
JPS63755A (ja) * 1986-06-20 1988-01-05 Fujitsu Ltd 半導体記憶装置
US4692635A (en) * 1986-06-26 1987-09-08 National Semiconductor Corp. Self-timed logic level transition detector
US5005136A (en) * 1988-02-16 1991-04-02 U.S. Philips Corporation Silicon-compiler method and arrangement
JPH01241089A (ja) * 1988-03-23 1989-09-26 Toshiba Corp スタティック型ランダムアクセスメモリ
JPH02131010A (ja) * 1988-11-10 1990-05-18 Fujitsu Ltd アドレス変化検出回路
US5070443A (en) * 1989-09-11 1991-12-03 Sun Microsystems, Inc. Apparatus for write handshake in high-speed asynchronous bus interface

Also Published As

Publication number Publication date
DE69113656T2 (de) 1996-05-15
NL9000544A (nl) 1991-10-01
EP0445880B1 (en) 1995-10-11
EP0445880A1 (en) 1991-09-11
US5280596A (en) 1994-01-18
DE69113656D1 (de) 1995-11-16
JPH04219853A (ja) 1992-08-10
JP3133089B2 (ja) 2001-02-05
KR0185407B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR880011809A (ko) 불휘발성 반도체기억장치
KR830002451A (ko) 감지 증폭기
KR900002323A (ko) 메모리 셀의 센스앰프 구동회로
KR920013460A (ko) 센스 앰프의 출력 제어회로
KR910017760A (ko) 기록 승인 회로
KR910006994A (ko) 센스 앰프회로
KR870007511A (ko) 데이타 판독회로
KR930005199A (ko) 반도체 기억장치
KR890015285A (ko) 반도체집적회로의 오동작방지회로
KR880004484A (ko) 메모리 셀회로
KR950034263A (ko) 자동 비트 라인 프리차지 및 등화기능과 함께 비트 라인 부하를 가진 메모리
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR890008847A (ko) 불휘발성 메모리
KR920001548A (ko) 불휘발성 반도체기억장치의 기록회로
KR930005021A (ko) 최소의 잡음을 가지는 데이타 출력 드라이버
SU1182665A1 (ru) Элемент с трем состо ни ми
SU790127A1 (ru) Триггер на мдп транзисторах
KR920013103A (ko) 3단자 읽기/2단자 쓰기 레지스터 화일의 특정레지스터 제로값 읽기회로
KR890008835A (ko) 메모리 장치
KR870007516A (ko) 내용 어드레스화 메모리(cam)셀
KR930017314A (ko) 어드레스 디코딩 방법 및 회로
KR920006989A (ko) 불휘발성 반도체기억장치
KR890013894A (ko) 주파수 반감 플립플롭 장치
KR970055533A (ko) 출력 버퍼
KR890007479A (ko) 전압 및 온도변화에 대하여 안정화된 신호지연회로(Delay Circuit)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011124

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee