KR910017645A - 반도체불휘발성메모리 및 그 제조방법 - Google Patents

반도체불휘발성메모리 및 그 제조방법 Download PDF

Info

Publication number
KR910017645A
KR910017645A KR1019900004362A KR900004362A KR910017645A KR 910017645 A KR910017645 A KR 910017645A KR 1019900004362 A KR1019900004362 A KR 1019900004362A KR 900004362 A KR900004362 A KR 900004362A KR 910017645 A KR910017645 A KR 910017645A
Authority
KR
South Korea
Prior art keywords
ions
insulating film
ion implantation
gate insulating
nonvolatile memory
Prior art date
Application number
KR1019900004362A
Other languages
English (en)
Other versions
KR930002293B1 (ko
Inventor
타카시 오오소네
타카시 호리
Original Assignee
다나이 아끼오
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다나이 아끼오, 마쯔시다덴기산교 가부시기가이샤 filed Critical 다나이 아끼오
Publication of KR910017645A publication Critical patent/KR910017645A/ko
Application granted granted Critical
Publication of KR930002293B1 publication Critical patent/KR930002293B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Abstract

내용 없음

Description

반도체불휘발성메모리 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명에 의한 불휘발성메모리를 가진 게이트 구조의 개념 설명도.

Claims (9)

  1. Si반도체기판상에 형성된 게이트 절연막에 있어서, 이온 주입법에 의해 Si반도체기판과 주기율표에서 동일한 IV족이온을 1016이상의 도우즈량으로 그 불순물농도 피이크가 상기 반도체기판과 상기 게이트 절연막과의 계면으로부터 게이트 절연막쪽에 있도록 이온주입 영역을 형성하고, 상기 이온주입영역에의 전하의 주입, 방출을 제어하여 불휘발성메모리효과를 제어한것을 특징으로 하는 반도체불휘발성 메모리.
  2. 제 1항에 있어서, 상기 IV족이온으로서, Si+이온을 사용하는 것을 특징으로 하는 반도체 불휘발성 메모리.
  3. Si반도체기판상에 형성된 게이트 절연막에 있어서, 이온주입법에 의해 Si반도체기판과 주기율표에서 동일한 IV족이온을 1016이상의 도우즈량으로, 그 불순물농도피이크가 상기 반도체기판과 상기 게이트 절연막과의 계면으로부터 게이트 절연막쪽에 있도록 이온 주입영역을 게이트 절연막과의 일부에 선택적으로 형성하고, 상기 이온주입영역에의 전하의 주입, 방출을 제어하여 불휘발성 메모리효과를 제어한것을 특징으로 하는 반도체불휘발성 메모리.
  4. 제 3항에 있어서, 상기 IV족이온으로서, Si이온을 사용하는 것을 특징으로 하는 반도체 불휘발성 메모리.
  5. Si반도체기판상에 형성된 게이트 절연막에 있어서, 이온 주입법에 의해 Si반도체기판과 주기율표에서 동일한 IV족이온을 1016이상의 도우즈량으로, 그 불순물농도 피이크가 상기 반도체기판과 상기 게이트 절연막과의 계면으로부터 게이트절연막에 있도록 이온주입 영역을 형성하고, 상기 이온주입영역에의 전하의 주입, 방출을 제어하여 불휘발성메모리 효과를 제어한 반도체불휘발성메모리와, 게이트 절연막에 IV족 이온이 이온 주입되어 있지 않는 게이트 절연막을 가진 MOS형 트랜지스터를 동일 Si기판상에 집적화한 MOS형 IC로 이루어진것을 특징으로 하는 반도체 불휘발성메모리.
  6. 제 5항에 있어서, 상기 IV족이온으로서, Si+이온을 사용하는 것을 특징으로 하는 반도체불휘발성 메모리.
  7. Si반도체기판상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막에 IV족이온을 주입하여 이온주입 영역을 형성하는 공정과, 게이트 전극 및 소오스, 드레인영역을 형성하는 공정을 가진것을 특징으로 하는 반도체 불휘발성 메모리의 제조방법.
  8. 제 7항에 있어서, 상기 IV족이온으로서, Si이온을 사용하고, 이 Si+이온을 1×1016㎝-2이상의 도우즈량으로 주입하므로서 Si+이온 주입영역을 형성하는 것을 특징으로 하는 반도체 불휘발성 메모리의 제조방법.
  9. Si반도체기판상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막에 Si+이온을1×1016㎝-2이상의 도우즈량으로 주입하여 이온주입 영역을 형성하는 공정과, 게이트 전극 및 소오스, 드레인영역을 형성하는 공정을 가진것을 특징으로 하는 반도체 불휘발성 메모리의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900004362A 1988-10-14 1990-03-30 반도체 불휘발성메모리 및 그 제조방법 KR930002293B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63260044A JP2615922B2 (ja) 1988-10-14 1988-10-14 半導体不揮発性メモリ

Publications (2)

Publication Number Publication Date
KR910017645A true KR910017645A (ko) 1991-11-05
KR930002293B1 KR930002293B1 (ko) 1993-03-29

Family

ID=17342524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004362A KR930002293B1 (ko) 1988-10-14 1990-03-30 반도체 불휘발성메모리 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2615922B2 (ko)
KR (1) KR930002293B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2965415B2 (ja) * 1991-08-27 1999-10-18 松下電器産業株式会社 半導体記憶装置
JP4191959B2 (ja) 2002-06-21 2008-12-03 富士通株式会社 薄膜積層デバイス、回路および薄膜積層デバイスの製造方法
JP2021144968A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 記憶装置及び記憶装置の製造方法

Also Published As

Publication number Publication date
KR930002293B1 (ko) 1993-03-29
JP2615922B2 (ja) 1997-06-04
JPH02106068A (ja) 1990-04-18

Similar Documents

Publication Publication Date Title
KR0172793B1 (ko) 반도체소자의 제조방법
KR960008735B1 (en) Mos transistor and the manufacturing method thereof
US5479367A (en) N-channel single polysilicon level EPROM cell
KR970013402A (ko) 플래쉬 메모리장치 및 그 제조방법
KR870001665A (ko) Rom 제조방법
KR970053979A (ko) 개선된 트랜지스터 셀을 포함하는 플래시 메모리 및 그 메모리를 프로그래밍하는 방법
KR970072485A (ko) 반도체 장치 및 그 제조 방법
US4454524A (en) Device having implantation for controlling gate parasitic action
US4868618A (en) Ion implanted semiconductor device
KR930020733A (ko) 반도체 장치 제조방법
KR890001196A (ko) 반도체 및 그 제조방법
TW430998B (en) Nonvolatile memory
KR910017645A (ko) 반도체불휘발성메모리 및 그 제조방법
DE60131334D1 (de) Halbleiterbauelement mit zweifachem gate und dessen herstellungsverfahren
US4151538A (en) Nonvolatile semiconductive memory device and method of its manufacture
KR980006490A (ko) 반도체 소자 및 그의 제조방법
KR900017209A (ko) Soi 구조상의 게이트절연형 전계효과 트랜지스터
JPH0132673B2 (ko)
KR970018259A (ko) 반도체 소자의 트랜지스터 제조방법
KR950026029A (ko) Mos트랜지스터 반도체 장치 및 그의 제조방법
KR940016609A (ko) 불소이온이 주입된 n형 트랜지스터 제조방법
JPS57102073A (en) Semiconductor memory and manufacture thereof
KR19980027761A (ko) Mosfet 특성인 동작 및 채널 길이 제어 개선을 위한 복수의 포켓 주입
KR960043050A (ko) 반도체 소자의 트랜지스터 제조방법
JPS57111060A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee