KR940016609A - 불소이온이 주입된 n형 트랜지스터 제조방법 - Google Patents
불소이온이 주입된 n형 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR940016609A KR940016609A KR1019920026724A KR920026724A KR940016609A KR 940016609 A KR940016609 A KR 940016609A KR 1019920026724 A KR1019920026724 A KR 1019920026724A KR 920026724 A KR920026724 A KR 920026724A KR 940016609 A KR940016609 A KR 940016609A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- implanted
- oxide film
- type transistor
- source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 238000000034 method Methods 0.000 title claims 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 title claims 3
- 238000005468 ion implantation Methods 0.000 claims abstract 6
- 229910052731 fluorine Inorganic materials 0.000 claims abstract 3
- 239000011737 fluorine Substances 0.000 claims abstract 3
- -1 fluorine ions Chemical class 0.000 claims abstract 3
- 239000007943 implant Substances 0.000 claims 2
- 150000002500 ions Chemical class 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 230000006866 deterioration Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 229910008284 Si—F Inorganic materials 0.000 abstract 1
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 239000002784 hot electron Substances 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 불소이온이 주입된 N형 트랜지스터 제조방법에 관한 것으로 N-MOSFET 제작시 LDD 이온 주입과 소오스/드레인 이온주입 공정사이에 10°이상의 경사로 불소이온은 주입시키므로써 게이트 산화막과 실리콘기판 사이의 계면에 Si-H 결합을 Si-F결합으로 치환하여 단채널효과(short channel effect) 현상으로 야기되는 핫 일렉트론(Hot electron)의 게이트 산화막으로의 침투에 대한 저항력을 크게 하여 게이트 산화막의 열화를 방지하여 안정한 N-MOS 트랜지스터를 형성하는 방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 내지 제 4 도는 본 발명에 의해 NMOSFET를 형성하는 단계를 나타낸 단면도.
Claims (3)
- 실리콘기판에 필드산화막, 게이트산화막, 게이트폴리실리콘을 형성하고 LDD 접합과 소오스/드레인 접합을 형성하는 N-MOSFET 제조방법에 있어서, LDD 접합형성후 Si-H결합에 의한 게이트산화막의 열화를 방지하기 위하여 소오스/드레인 접합형성영역에 불소이온을 주입한후 소오스/드레인 이온주입을 실시하는 것을 특징으로 하는 불소이온이 주입된 N형 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 불소이온주입시 이온주입경사는 10°이상으로 하는 것을 특징으로 하는 N형 트랜지스터 제조방법.
- 제 1 항에 있어서, 상기 불소이온주입시 이온주입량은 5.0×1013~1×1015이온/Cm2로 하며 이온주입에너지는 20~40Kev로 주입하는 것을 특징으로 하는 N형 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026724A KR960011638B1 (ko) | 1992-12-30 | 1992-12-30 | 불소이온이 주입된 n형 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026724A KR960011638B1 (ko) | 1992-12-30 | 1992-12-30 | 불소이온이 주입된 n형 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016609A true KR940016609A (ko) | 1994-07-23 |
| KR960011638B1 KR960011638B1 (ko) | 1996-08-24 |
Family
ID=19347859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026724A KR960011638B1 (ko) | 1992-12-30 | 1992-12-30 | 불소이온이 주입된 n형 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960011638B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607317B1 (ko) * | 1997-08-30 | 2006-10-11 | 주식회사 하이닉스반도체 | 반도체소자의접합부형성방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745887B2 (en) | 2005-02-22 | 2010-06-29 | Samsung Electronics Co., Ltd. | Dual work function metal gate structure and related method of manufacture |
| KR101759645B1 (ko) | 2010-12-23 | 2017-08-01 | 삼성전자주식회사 | 반도체 장치 |
| CN113380624A (zh) * | 2020-03-09 | 2021-09-10 | 长鑫存储技术有限公司 | 一种半导体器件及其制造方法 |
-
1992
- 1992-12-30 KR KR1019920026724A patent/KR960011638B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607317B1 (ko) * | 1997-08-30 | 2006-10-11 | 주식회사 하이닉스반도체 | 반도체소자의접합부형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960011638B1 (ko) | 1996-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020244A (en) | Channel dopant implantation with automatic compensation for variations in critical dimension | |
| JP3164076B2 (ja) | 半導体装置の製造方法 | |
| US5134447A (en) | Neutral impurities to increase lifetime of operation of semiconductor devices | |
| US5930615A (en) | Method of forming CMOS having simultaneous formation of halo regions of PMOS and part of source/drain of NMOS | |
| EP0471131B1 (en) | Process for obtaining an N-channel single polysilicon level EPROM cell | |
| KR970013412A (ko) | 반도체소자의 제조방법 | |
| JPH0536917A (ja) | 相補型半導体装置の製造方法 | |
| KR20020025892A (ko) | 반도체 디바이스 제조 방법 | |
| KR940016609A (ko) | 불소이온이 주입된 n형 트랜지스터 제조방법 | |
| WO1999065070A3 (en) | Method of manufacturing a semiconductor device comprising a mos transistor | |
| KR980006490A (ko) | 반도체 소자 및 그의 제조방법 | |
| WO1998053491A3 (en) | Manufacture of a semiconductor device with a mos transistor having an ldd structure | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US6096588A (en) | Method of making transistor with selectively doped channel region for threshold voltage control | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| KR100552809B1 (ko) | 드레인-소스 브레이크다운 전압을 개선한 반도체 소자 및그 제조 방법 | |
| JPH0344075A (ja) | 半導体装置の製造方法 | |
| KR19980027761A (ko) | Mosfet 특성인 동작 및 채널 길이 제어 개선을 위한 복수의 포켓 주입 | |
| JPH06283713A (ja) | 半導体装置及びその製造方法 | |
| KR960002701A (ko) | 박막 트랜지스터 제조방법 | |
| KR950007486B1 (ko) | 문턱전압조절용 이온주입방법 | |
| KR940004711A (ko) | 폴리실리콘층 형성방법 | |
| Hai-feng et al. | Fully-depleted SOI NMOS transistors with p/sup+/-polysilicon gate | |
| KR20000065949A (ko) | 극소 채널 소자의 제조방법 | |
| KR20050055420A (ko) | 반도체 소자의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050721 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |