KR910008803A - 절연막의 선택적 제거방법 - Google Patents

절연막의 선택적 제거방법 Download PDF

Info

Publication number
KR910008803A
KR910008803A KR1019900015577A KR900015577A KR910008803A KR 910008803 A KR910008803 A KR 910008803A KR 1019900015577 A KR1019900015577 A KR 1019900015577A KR 900015577 A KR900015577 A KR 900015577A KR 910008803 A KR910008803 A KR 910008803A
Authority
KR
South Korea
Prior art keywords
insulating film
vapor
films
temperature range
chamber
Prior art date
Application number
KR1019900015577A
Other languages
English (en)
Other versions
KR930005440B1 (ko
Inventor
마사또 다나까
Original Assignee
이시다 아키라
다이닛뽕 스쿠린 세이소오 가부키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이시다 아키라, 다이닛뽕 스쿠린 세이소오 가부키가이샤 filed Critical 이시다 아키라
Publication of KR910008803A publication Critical patent/KR910008803A/ko
Application granted granted Critical
Publication of KR930005440B1 publication Critical patent/KR930005440B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

절연막의 선택적 제거방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 하나의 실시예에 의한 방법으로 실시하기 위한 장치의 개략도.
제2도는 HF가스, 수증기 N2가스등을 챔버에 공급하기 위한 장치의 개략도.

Claims (22)

  1. 동일 웨이퍼 표면상에 형성되어 있는 제2절연막에 대하여 제1절연막을 선택적으로 제거시키는 방법에 있어서, (a) 불화수소와 물을 함유하는 증기를 마련하는 단계와, (b) 상기 제1절연막과 상기 제2절연막에 따라 결정되는 소정온도범위로 웨이퍼의 표면온도보다 상기 증기의 온도를 상대적으로 더 높게 유지시키는 단계와, (c) 상기 웨이퍼 표면에 상기 증기를 공급함으로서 상기 불화수소에 의하여, 상기 제1절연막이 상기 제2절연막에 대하여 선택적으로 엣칭되어서 제거되는 단계를 구비함을 특징으로 하는 방법.
  2. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각, 실리콘 자연산화막과 실리콘 산화막이며, 상기 소정 온도범위는 약 10℃에서 50℃까지임을 특징으로 하는 방법.
  3. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 CVD 실리콘 산화막과 실리콘 산화막이며 상기 소정온도범위는 약 10℃에서 약 30℃까지임을 특징으로 하는 방법.
  4. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 PSG막과 실리콘 열산화막이며, 상기 소정온도범위는 약 10℃에서 200℃까지임을 특징으로 하는 방법.
  5. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 BPSG막과 실리콘 열산화막이며, 상기 소정온도범위는 약 10℃에서 150℃까지임을 특징으로 하는 방법.
  6. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 PSG막과 CVD 실리콘 열산화막이며, 상기 소정온도범위는 약 15℃에서 200℃까지임을 특징으로 하는 방법.
  7. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 BPSG막과 CVD 실리콘 열산화막이며, 상기 소정온도범위는 약 15℃에서 150℃까지임을 특징으로 하는 방법.
  8. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 CVD 실리콘 산화막 및 실리콘 자연산화막이며, 상기 소정온도범위는 약 12℃에서 30℃까지임을 특징으로 하는 방법.
  9. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 PSG막과 실리콘 자연산화막이며, 상기 소정온도범위는 약 12℃에서 200℃까지임을 특징으로 하는 방법.
  10. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 BPSG막과 실리콘 자연산화막이며, 상기 소정온도범위는 약 12℃에서 150℃까지임을 특징으로 하는 방법.
  11. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 SiNx막과 실리콘 열산화막이며, 상기 소정온도범위는 약 10℃에서 100℃까지임을 특징으로 하는 방법.
  12. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 PSG막과 SiNx막이며, 상기 소정온도범위는 약 5℃에서 200℃까지임을 특징으로 하는 방법.
  13. 특허청구의 범위 제1항에 있어서, 상기 제1절연막과 상기 제2절연막은, 각각 BPSG막과 SiNx막이며, 상기 소정온도범위는 약 5℃에서 150℃까지임을 특징으로 하는 방법.
  14. 특허청구의 범위 제1항에 있어서, 상기 (b)단계는 상기 증기의 온도를 검출하는 단계와, 상기 웨이퍼 표면의 온도를 검출하는 단계와, 상기 증기 및 상기 웨이퍼 표면의 온도차가 15℃이상이 되도록 상기 증기의 검출온도 및 상기 웨이퍼 표면의 검출온도에 근거하여 상기 증기온도나 또는 상기 웨이퍼 표면온도를 변경시키는 단계를 포함함을 특징으로 하는 방법.
  15. 특허청구의 범위 제1항에 있어서, 상기 (b)단계는 상기 증기온도를 소정의 일정온도로 유지시키는 단계와, 상기 웨이퍼 표면의 온도를 검출하는 단계와, 상기 웨이퍼 표면온도의 검출에 응하여, 상기 일정온도보다도 15℃이상만큼 더 높은 레벨로 상기 실리콘층 표면의 온도를 유지시키는 단계를 포함함을 특징으로 하는 방법.
  16. 특허청구의 범위 제1항에 있어서, 상기 (a)단계는, 불화수소가스를 마련하는 단계와 수증기를 마련하는 단계와, 상기 불화수소가스와 상기 수증기를 혼합하는 단계를 포함함을 특징으로 하는 방법.
  17. 특허청구의 범위 제1항에 있어서, 상기 (a)단계는, 불화수소 수용액을 마련하는 단계와 상기 불화수소 수용액을 가열하여 증발시키는 단계를 포함함을 특징으로 하는 방법.
  18. 특허청구의 범위 제1항에 있어서, 외부공기와 격리된 쳄버(chamber)내에 상기 웨이퍼 표면을 가지는 웨이퍼를 재치하는 단계가 더 구비되고, 또한, 상기 (c)단계는, 상기 쳄버내로 상기 증기를 도입하는 단계를 포함하도록 함을 특징으로 하는 방법.
  19. 특허청구의 범위 제1항에 있어서, 상기 쳄버내에 재치된 상기 웨이퍼의 상기 웨이퍼 표면으로 자외선을 조사하는 단계와, 상기 웨이퍼 표면에 유기질 불순물이 제거되게 하는 단계가 더 구비됨을 특징으로 하는 방법.
  20. 특허청구 범위 제1항에 있어서, 상기 쳄버내로 상기 증기를 도입하기전에, 적어도 상기 쳄버 및 상기 웨이퍼의 상기 웨이퍼 표면에 대한 불활성 가스로 쳄버를 정화시키는 단계가 더 구비됨을 특징으로 하는 방법.
  21. 특허청구의 범위 제1항에 있어서, 상기 쳄버의 일부가 석영유리로 형성됨과 동시에, 상기 쳄버내의 상기 석영유리의 표면온도를 상기 증기의 온도보다 20℃보다 더 높게 유지시키는 단계를 더 구비됨을 특징으로 하는 방법.
  22. 특허청구 범위 제18항에 있어서, 상기 쳄버내로의 상기 증기의 도입후에 적어도 상기 쳄버 및 상기 웨이퍼에 대한 불활성가스로 상기 쳄버를 정화시키는 단계가 더 구비됨을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900015577A 1989-10-02 1990-09-28 절연막의 선택적 제거방법 KR930005440B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP25817489 1989-10-02
JP1-258174 1989-10-02
JP89-258174 1989-10-02

Publications (2)

Publication Number Publication Date
KR910008803A true KR910008803A (ko) 1991-05-31
KR930005440B1 KR930005440B1 (ko) 1993-06-21

Family

ID=17316555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015577A KR930005440B1 (ko) 1989-10-02 1990-09-28 절연막의 선택적 제거방법

Country Status (3)

Country Link
US (1) US5173152A (ko)
EP (1) EP0421315A3 (ko)
KR (1) KR930005440B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088109A (ko) * 1998-05-08 1999-12-27 스미토모세이미쯔고교가부시키가이샤 웨트에칭방법및장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376233A (en) * 1992-02-10 1994-12-27 Texas Instruments Incorporated Method for selectively etching oxides
JP2896268B2 (ja) * 1992-05-22 1999-05-31 三菱電機株式会社 半導体基板の表面処理装置及びその制御方法
JP2833946B2 (ja) * 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
US5913149A (en) * 1992-12-31 1999-06-15 Micron Technology, Inc. Method for fabricating stacked layer silicon nitride for low leakage and high capacitance
US5376593A (en) * 1992-12-31 1994-12-27 Micron Semiconductor, Inc. Method for fabricating stacked layer Si3 N4 for low leakage high capacitance films using rapid thermal nitridation
US5425845A (en) * 1993-06-09 1995-06-20 Texas Instruments Incorporated Method for selective removal of hard trench masks
US5429704A (en) * 1993-11-16 1995-07-04 Sony Electronics, Inc. Etching tool
US5635102A (en) * 1994-09-28 1997-06-03 Fsi International Highly selective silicon oxide etching method
JP2682510B2 (ja) * 1995-05-09 1997-11-26 日本電気株式会社 半導体装置の製造方法
KR100232664B1 (ko) * 1995-07-31 1999-12-01 니시무로 타이죠 반도체장치의 제조방법 및 반도체 제조장치
US5817174A (en) * 1995-12-15 1998-10-06 Kabushiki Kaisha Toshiba Semiconductor substrate and method of treating semiconductor substrate
US5685951A (en) * 1996-02-15 1997-11-11 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
US6153358A (en) * 1996-12-23 2000-11-28 Micorn Technology, Inc. Polyimide as a mask in vapor hydrogen fluoride etching and method of producing a micropoint
JP3902726B2 (ja) * 1998-07-23 2007-04-11 マイクロン・テクノロジー・インコーポレーテッド 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法
US6352941B1 (en) * 1998-08-26 2002-03-05 Texas Instruments Incorporated Controllable oxidation technique for high quality ultrathin gate oxide formation
US6740247B1 (en) 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
US6664196B1 (en) 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
EP1083592A1 (en) * 1999-09-10 2001-03-14 Interuniversitair Microelektronica Centrum Vzw Etching of silicon nitride by anhydrous halogen gas
AU1604501A (en) * 1999-11-15 2001-05-30 Lucent Technologies Inc. System and method for removal of material
US6746615B1 (en) 2000-09-14 2004-06-08 Fsi International, Inc. Methods of achieving selective etching
JP2007266482A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 生産システム及び電子装置の製造方法
US7883745B2 (en) 2007-07-30 2011-02-08 Micron Technology, Inc. Chemical vaporizer for material deposition systems and associated methods
GB2487716B (en) * 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
US20130163124A1 (en) * 2011-12-22 2013-06-27 Hitachi Global Storage Technologies Netherlands B.V. Magnetic read sensor having flat shield profile
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1539700A (en) * 1976-05-14 1979-01-31 Int Plasma Corp Process for etching sio2
JPS54125144A (en) * 1978-03-24 1979-09-28 Toshiba Corp Treating device using hydrogen fluoride-containing gas
JPS553638A (en) * 1978-06-21 1980-01-11 Chiyou Lsi Gijutsu Kenkyu Kumiai Dry etcing
US4264374A (en) * 1978-09-25 1981-04-28 International Business Machines Corporation Cleaning process for p-type silicon surface
JPS5755734A (en) * 1980-09-19 1982-04-02 Tokyo Shibaura Electric Co Protecting relay device
NL8204437A (nl) * 1982-11-16 1984-06-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met behulp van plasma-etsen.
JPS59166675A (ja) * 1983-03-11 1984-09-20 Fujitsu Ltd エツチング装置
US4605479A (en) * 1985-06-24 1986-08-12 Rca Corporation In-situ cleaned ohmic contacts
DE3650127T2 (de) * 1985-08-28 1995-05-24 Fsi Int Inc Verfahren und vorrichtung zum entfernen von schichten von substraten.
US4749440A (en) * 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
US5174855A (en) * 1989-04-28 1992-12-29 Dainippon Screen Mfg. Co. Ltd. Surface treating apparatus and method using vapor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088109A (ko) * 1998-05-08 1999-12-27 스미토모세이미쯔고교가부시키가이샤 웨트에칭방법및장치

Also Published As

Publication number Publication date
EP0421315A3 (en) 1991-11-27
US5173152A (en) 1992-12-22
EP0421315A2 (en) 1991-04-10
KR930005440B1 (ko) 1993-06-21

Similar Documents

Publication Publication Date Title
KR910008803A (ko) 절연막의 선택적 제거방법
KR960011568A (ko) 고선택성 산화규소 에칭 방법
KR840007307A (ko) 반도체 장치의 제조방법
KR920003445A (ko) 열처리 막 형성장치 및 방법
KR950034548A (ko) 애싱과 에칭공정을 포함한 반도체장치의 제조방법
KR940016552A (ko) 산화규소층의 에칭방법 및 장치
ATE109924T1 (de) Verfahren zum ätzen von halbleiterscheiben mit halogenid in gegenwart von wasser.
KR960702675A (ko) Hf와 카르복실산 혼합물을 사용한 반도체 처리방법(method for semiconductor processing using mixtures of the and carboxylic acid)
US5567271A (en) Oxygen reactive ion etch (RIE) plasma method for removing oxidized organic residues from semiconductor substrates
KR940016544A (ko) 반도체기판의 작성방법 및 고체촬상장치의 제조방법
KR970077317A (ko) 건식 에칭기(Dry Etcher)의 잔류 가스 제거 장치 및 방법
US4954365A (en) Method of preparing a thin diamond film
DE3774246D1 (de) Verfahren zum erzeugen einer definierten arsendotierung in siliziumhalbleitersubstraten.
KR920007127A (ko) 반도체장치의 제조방법
KR950001939A (ko) 하드 트렌치 마스크의 선택적 제거 방법
KR950004387A (ko) 고 용량 반도체 도펀트의 증착 및 산화 방법
JPS55113335A (en) Manufacture of semiconductor device
KR940007970A (ko) 반도체 기판 처리 방법
KR930020566A (ko) 레이저 처리방법 및 레이저 처리장치
KR880011888A (ko) 반도체장치의 제조방법
JPS57194525A (en) Manufacture of semiconductor device
KR960012622B1 (ko) 폴리실리콘막 표면의 산화막 제거방법
KR970063551A (ko) 반도체 소자의 산화막 제거 방법
EP0282704A3 (en) Method of treating photoresists
KR970052107A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090609

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee