KR910007148A - 부상 게이트를 갖는 반도체 소자 및 그 제조방법 - Google Patents
부상 게이트를 갖는 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR910007148A KR910007148A KR1019890012924A KR890012924A KR910007148A KR 910007148 A KR910007148 A KR 910007148A KR 1019890012924 A KR1019890012924 A KR 1019890012924A KR 890012924 A KR890012924 A KR 890012924A KR 910007148 A KR910007148 A KR 910007148A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- semiconductor device
- gate
- layer
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 238000000034 method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 5
- 229920005591 polysilicon Polymers 0.000 claims 5
- 238000000151 deposition Methods 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 claims 2
- 235000014653 Carica parviflora Nutrition 0.000 claims 1
- 241000243321 Cnidaria Species 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 기판 상부에 반도체 소자를 배열한 일반적인 상태를 예시한 평면도.
제3A도는 내지 제3D도는 본 발명에 의해 형성된 반도체 소자에서 제1도의 C-C′선을 따라 절단한 상태를 공정순서에 의하여 나타낸 단면도.
Claims (9)
- 부상게이트를 갖는 반도체소자 제조방법에 있어서, P형 기판(1)에 절연층(12)을 산화막층 또는 ONO층으로 500 - 1000Å 정도 형성한 다음, 이온주입 공정으로 P형 기판(1)에 P+영역(2)을 형성하는 단계와, 상기 절연층(12) 상부에 필드 차폐 플레이트를 N형 폴리실리콘 등으로 300 - 5000Å정도 증착하는 단계와, 게이트 전극이 형성될 부분의 상기 필드 차폐 플레이트(13)와 절연층(12)을 사진식각 공정으로 소정부분 제거하여 필드차페 플레이트(13)를 형성하는 단계와, 상기 노출된 P+영역(2) 및 전도물질(4)의 상부 및 측면에 게이트산화막(5)을 300 - 400Å 정도로 성정시키는 단계와, 상기 게이트 산화막(5) 상부에 부상게이트용 N형 폴리실리콘을 증착한 후 패턴공정에 의해 부상게이트(6)를 형성하는 단계와, 상기 부상게이트(6) 상부 및 측면에 중간폴리산화막(7)으로 또는 ONO층을 200 -700Å 정도 형성하는 단계와, 상기 중간 폴리산호막(7) 상부에 N형 폴리실리콘등으로 소정두께 증착하여 패턴공정에 의해 조절게이트(8)를 형성하는 단계와 상기 P+영역(2)에 이온주입 공정으로 N+소오스영역(4) 및 드레인영역(3)을 형성하는 단계와, 상기 부상게이트(6)와 조절게이트(8) 주변에 산화막, BPSG층 또는 PSG층으로 절연층 (9)을 형성하는 단계와, 상기 소오스영역(4)과 드레인여역(3) 상부에 소정부분 절연층(9)을 제거한 후 금속층을 증착하여 패턴공정으로 금속층(10 및 11)을 형성하는 단계로 이루어지는 것을 특징으로 하는 부상게이트를 갖는 반도체 소자 제조방법.
- 부상게이트를 갖느 반도체 소자에 있어서, 기판(1)에 형성된P+영역(2)내부에 형성된 N형 소오스영역(4)과 드렌인영역(3)과, 상기 소오스영역 (4)과 드레인영역(3)간 상부에는 순차적으로 각각 소정두께를 형성된 게이트 산화막(5), 부상게이트(6), 중간 폴리산화막(7) 및 조절게이트(8)와, 상기 부상게이트(6)와 조절게이트(8) 주변에 절연층(9)이 형성되고 소오스영역(4)과 드레인영역(3)에 접속되어 형성된 금속층(10 및 11)과, 상기 부상게이트(6) 측면의 P+영역(2)상에 각각 소정두께로 형성된 절연층(12) 및 필드 자체 플레이트(13)로 이루어지는 것을 특징으로 하는 부상게이트를 갖는 반도체 소자.
- 제2항에 있어서, 상기 부상게이트(6)는필드 차페 플레이트(13)과 일정부분 겹쳐지고 상기 조절게이트(8)은 상기 부상게이트(6)와 그 하부의 필드 차폐 플레이트(13)와 완전히 겹쳐져서 이루어지는 것을 특징으로 하는 부상게이트를 갖는 반도체 소자.
- 제2항에 있어서, 상기 부상게이트(6) 및 조절게이트(8)은 N형 폴리실리콘인 것을 특징으로 하는 부상게이트를 갖는 반도체 소자.
- 제2항에 있어서, 상기 필드 차폐 플레이트(13)은 N형 폴리실리콘으로 3000 - 5000Å 정도의 두께로 형성된 것을 특징으로 하는 부상게이트를 갖는 반도체 소자.
- 제2항에 있어서, 상기 졀연층(12 또는 7)은 산화막층 또는 ONO층등으로 500 - 1000Å 정도의 두께로 형성된 것을 특징으로 하는 부상게이트를 갖는 반도체 소자.
- 제2항에 있어서, 상기 필드 차폐 플레이트(13)을 "GND"에 접속시켜 형성된 소자를 포함하는 것을 특징으로 하는 부상게이트를 갖는 반도체 소자.
- 제2항에 있어서, 상기 필드 차폐 플레이트(13)을 임의의 패드에 접속시켜 형성된 소자를 포함하는 것을 특징으로 하는 부상게이트를 갖는 반도체 소자.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890012924A KR920004763B1 (ko) | 1989-09-07 | 1989-09-07 | 필드 차폐 플레이트를 갖는 eprom 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890012924A KR920004763B1 (ko) | 1989-09-07 | 1989-09-07 | 필드 차폐 플레이트를 갖는 eprom 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910007148A true KR910007148A (ko) | 1991-04-30 |
KR920004763B1 KR920004763B1 (ko) | 1992-06-15 |
Family
ID=19289703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890012924A KR920004763B1 (ko) | 1989-09-07 | 1989-09-07 | 필드 차폐 플레이트를 갖는 eprom 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR920004763B1 (ko) |
-
1989
- 1989-09-07 KR KR1019890012924A patent/KR920004763B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920004763B1 (ko) | 1992-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960006013A (ko) | 반도체 소자 및 그의 제조방법 | |
KR910020842A (ko) | Ldd형의 cmos장치 제조방법 | |
KR920005345A (ko) | 터널 주입형 반도체장치 및 그 제조방법 | |
KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
KR910008847A (ko) | 불휘발성 반도체기억장치 및 그 제조방법 | |
KR970077229A (ko) | 반도체 장치의 제조 방법 | |
KR910007148A (ko) | 부상 게이트를 갖는 반도체 소자 및 그 제조방법 | |
KR920015622A (ko) | 집적 회로의 제조방법 | |
KR930005106A (ko) | 마스크롬의 제조방법 | |
KR910006978A (ko) | 부상 게이트를 갖는 반도체 소자 및 그 제조방법 | |
KR900007118A (ko) | 불휘발성 반도체기억장치 및 그 제조방법 | |
KR930011246A (ko) | 반도체장치 및 그 제조방법 | |
KR940022796A (ko) | 트랜지스터 격리방법 | |
KR950004529A (ko) | 불휘발성 반도체 메모리 소자 및 그 제조방법 | |
KR970054304A (ko) | 전하전송소자 및 그 제조방법 | |
KR920007167A (ko) | 고부하 저항체를 갖는 sram 및 그 제조방법 | |
KR950006978A (ko) | 반도체 소자 제조시 이온주입 방법 | |
KR970052316A (ko) | 반도체 장치의 콘택구조 및 그 형성방법 | |
KR970030498A (ko) | 반도체장치의 제조방법 | |
KR970054527A (ko) | 절연체 위의 실리콘 구조 반도체소자 및 그 제조방법 | |
KR960026441A (ko) | 반도체 소자 제조방법 | |
KR940010271A (ko) | 반도체 소자 제조방법 | |
KR910005424A (ko) | 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040331 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |