KR910006978A - 부상 게이트를 갖는 반도체 소자 및 그 제조방법 - Google Patents
부상 게이트를 갖는 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR910006978A KR910006978A KR1019890012925A KR890012925A KR910006978A KR 910006978 A KR910006978 A KR 910006978A KR 1019890012925 A KR1019890012925 A KR 1019890012925A KR 890012925 A KR890012925 A KR 890012925A KR 910006978 A KR910006978 A KR 910006978A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- floating gate
- gate
- semiconductor device
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 5
- 229920005591 polysilicon Polymers 0.000 claims 5
- 238000000151 deposition Methods 0.000 claims 4
- 239000002184 metal Substances 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 claims 2
- 230000001105 regulatory effect Effects 0.000 claims 2
- 239000002253 acid Substances 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 기판 상부에 반도체 소자를 배열한 일반적인 상태를 나타낸 평면도.
제 3a 도는 본 발명에 의해 형성된 반도체 소자에서 제 1 도의 C-C'선을 따라 절단한 상태를 공정순서에 의하여 나타낸 단면도.
제 4a 도는 본 발명에 의해 형성된 소자에서 제 1 도의 A-A'선을 따라 절단한 상태를 나타낸 단면도.
제 4b 도는 본 발명에 의해 형성된 소자에서 제 1 도의 B-B'선을 따라 절단한 상태를 나타낸 단면도.
Claims (8)
- 부상 게이트를 갖는 반도체소자 제조방법에 있어서, P형 기판(1)에 절연층(12)을 산화막층 또는 ONO층으로 500-1000Å정도 형성한 다음, 이온주입 공정으로 P형 기판(1)에 P+영역(2)을 형성하는 단계와, 상기 절연층(12) 상부에 필드 차폐 플레이트를 N형 폴리 실리콘 등으로 3000-5000Å정도 증착하는 단계와,게이트전극이 형성될 부분의 상기 필드 차폐 플레이트(13)와 절연층(12)을 사진식각 공정으로 소정부분 제거하여 필드 차폐 프레이트(13)를 형성하는 단계와, 상기 노출된 P+영역(2) 및 전도물질(4)의 상부 및 측면에 게이트 산화막(5)을 300-400Å 정도로 성장시키는 단계와, 상기 게이트 산화막(5) 상부에 부상 게이트용 N형 폴리 실리콘을 증착한후 패턴공정에 의해 부상 게이트(6)를 형성하는 단계와, 상기 부상 게이트(6) 상부 및 측면에 중간 폴리 산화막(7)으로 산화막 또는 ONO층을 200-700Å정도 형성하는 단계와, 상기 중간 폴리 산화막(7) 상부에 N형 폴리 실리콘등으로 소정두께 증착하여 패턴공정에 의해 조절게이트(8)를 형성하는 단계와, 상기 P+영역(2)에 이온주입 공정으로 N+소오스영역(4) 및 드레인영역(3)을 형성하고, P++영역(16)을 형성하는 단계와, 상기 부상 게이트(6)와 조절게이트(8) 주변에 산화막, BPSG층 또는 PSG층으로 절연층(9)을 형성하는 단계와, 상기 소오스영역(4)과 드레인영역(3) 상부의 소정부분 절연층(9)을 제거한후 금속층을 증착하여 패턴공정으로 금속층(10 및 11)을 형성하는 단계로 이루어지는 것을 특징으로 하는 부상 게이트를 갖는 반도체 소자 제조방법.
- 부상게이트를 갖는 반도체 소자에 있어서, 기판(1)에 형성된 P+영역(2) 내부에 형성된 N형 소오스영역(4)과 드레인영역(3)과, 소오스영역(4) 및 드레인영역(3)하부의 P+영역에 소정깊이로 형성된 P++영역(16)과, 필드 차폐 플레이트(13) 하부의 P+영역에 소정깊이로 형성된 P++영역과, 상기 소오스영역(4)과 드레인영역(3)간 상부에는 순차적으로 각각 소정 두께로 형성된 게이트 산화막(5), 부상 게이트(6), 중간 폴리 산화막(7) 및 조절게이트(8)와, 상기 부상 게이트(6)와 조절게이트(8) 주변에 절연층(9)이 형성되고 소오스영역(4)과 드레인영역(3)에 상에 +일부절연층(9)이 제거되어 형성된 금속층(10 및 11)과, 상기 부상 게이트(6) 측면의 P+영역(2)상에 각각 소정두께로 형성된 절연층(12) 및 필드 차폐 플레이트(13)로 이루어지는 것을 특징으로 하는 부상 게이트를 갖는 반도체 소자.
- 제 2 항에 있어서, 상기 부상 게이트(6)는 필드 차폐 플레이트(13)과 일정부분 겹쳐지고 상기 조절 게이트(8)은 상기 부상 게이트(6)와 그 하부의 필드 차폐 플레이트(13)과 완전히 겹쳐지도록 구성된 것을 특징으로 하는 부상 게이트를 갖는 반도체 소자.
- 제 2 항에 있어서, 상기 부상 게이트(6) 및 조절게이트(8)은 N형 폴리 실리콘인 것을 특징으로 하는 부상 게이트를 갖는 반도체 소자.
- 제 2 항에 있어서, 상기 필드 차폐 플레이트(13)은 N형 폴리 실리콘으로 3000-5000Å 정도의 두께로 형성된 것을 특징으로 하는 부상 게이트를 갖는 반도체 소자.
- 제 2 항에 있어서, 상기 절연층(12 또는 7)은 산화막층 또는 ONO층등으로 500-1000Å 또는 200-700Å 정도의 두께로 형성된 것을 특징으로 하는 부상 게이트를 갖는 반도체 소자.
- 제 2 항에 있어서, 상기 필드 차폐 플레이트(13)을 "GND"에 접속시켜 형성된 소자를 포함하는 것을 특징으로 하는 부상 게이트를 갖는 반도체 소자.
- 제 2 항에 있어서, 상기 필드 차폐 플레이트(13)을 임의의 패드에 접속시켜 형성된 소자를 포함하는 것을 특징으로 하는 부상 게이트를 갖는 반도체 소자.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012925A KR920004371B1 (ko) | 1989-09-07 | 1989-09-07 | 부상 게이트를 갖는 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012925A KR920004371B1 (ko) | 1989-09-07 | 1989-09-07 | 부상 게이트를 갖는 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910006978A true KR910006978A (ko) | 1991-04-30 |
| KR920004371B1 KR920004371B1 (ko) | 1992-06-04 |
Family
ID=19289704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012925A KR920004371B1 (ko) | 1989-09-07 | 1989-09-07 | 부상 게이트를 갖는 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004371B1 (ko) |
-
1989
- 1989-09-07 KR KR1019890012925A patent/KR920004371B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920004371B1 (ko) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840005933A (ko) | 전계효과 트랜지스터의 제조방법 | |
| KR950015799A (ko) | 플래시메모리 및 그 제조방법 | |
| KR960006013A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR920005345A (ko) | 터널 주입형 반도체장치 및 그 제조방법 | |
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR860700370A (ko) | 집적 회로소자 및 그 제조방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR880014649A (ko) | 반도체 장치 및 그 제조방법 | |
| KR960005896A (ko) | 박막트랜지스터 제조방법 | |
| KR840005609A (ko) | 반도체 장치의 제조방법 | |
| KR880003440A (ko) | 절연 게이트 전계효과 트랜지스터 제조방법 | |
| KR910008847A (ko) | 불휘발성 반도체기억장치 및 그 제조방법 | |
| KR860003658A (ko) | 반도체 기억장치의 제조방법 | |
| KR900017212A (ko) | 반도체 장치의 제조방법 | |
| US3329874A (en) | Planar semiconductor device with improved emitter and base configuration | |
| KR910006978A (ko) | 부상 게이트를 갖는 반도체 소자 및 그 제조방법 | |
| KR870009475A (ko) | 반도체 소자 제조방법 | |
| KR910007148A (ko) | 부상 게이트를 갖는 반도체 소자 및 그 제조방법 | |
| KR950024300A (ko) | 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법 | |
| KR930003430A (ko) | 반도체 장치 및 그 제조방법 | |
| KR910001990A (ko) | 전기적으로 소거가능하고, 전기적으로 프로그램 가능한 판독 전용 메모리셀 및 이의 제조 방법 | |
| KR940022796A (ko) | 트랜지스터 격리방법 | |
| JPS6123671B2 (ko) | ||
| KR910005424A (ko) | 높은 문턱전압을 갖는 필드 차폐 플레이트 및 그 형성방법 | |
| KR950006978A (ko) | 반도체 소자 제조시 이온주입 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060522 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |