KR910006981A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR910006981A
KR910006981A KR1019900014053A KR900014053A KR910006981A KR 910006981 A KR910006981 A KR 910006981A KR 1019900014053 A KR1019900014053 A KR 1019900014053A KR 900014053 A KR900014053 A KR 900014053A KR 910006981 A KR910006981 A KR 910006981A
Authority
KR
South Korea
Prior art keywords
input
output means
memory device
output
semiconductor memory
Prior art date
Application number
KR1019900014053A
Other languages
English (en)
Other versions
KR0174266B1 (ko
Inventor
다께히꼬 구마가이
다까시 기꾸찌
다까오 오꾸보
후세야스유끼
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
오노 미노루
히다찌초엘에스아이엔지니어링 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼, 오노 미노루, 히다찌초엘에스아이엔지니어링 가부시끼가이샤 filed Critical 미다 가쓰시게
Publication of KR910006981A publication Critical patent/KR910006981A/ko
Application granted granted Critical
Publication of KR0174266B1 publication Critical patent/KR0174266B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 반도체 기억장치의 1실시예의 블럭도.
제2도는 압축회로의 1예의 블럭도.
제3도는 신장회로의 1예의 블럭도.

Claims (58)

1개의 반도체 기판상에 형성된 반도체 장치에 있어서, 데이타를 축적하기 위한 여러개의 메모리 셀을 갖는 메모리수단, 상기 메모리수단에 결합되고, 공급되는 데이타를 압축하기 위한 압축수단 및 상기 메모리 수단에 결합되고, 공급되는 데이타를 신장하기 위한 신장 수단을 포함하는 반도체 기억장치.
특허청구의범위 제1항에 있어서, 또 상기 메모리수단에서 리드되는 데이타를 상기 압축수단 또는 신장수단에 공급하는 제1수단을 포함하는 반도체 기억장치.
특허청구의범위 제2항에 있어서, 또 상기 압축수단에 의해 압축된 데이타를 상기 메모리수단에 공급하는 제2수단을 포함하는 반도체 장치.
특허청구의범위 제3항에 있어서, 또 상기 신장수단에 의해 신장된 데이타를 상기 메모리수단에 공급하는 제3수단을 포함하는 반도체 기억장치.
특허청구의범위 제4항에 있어서, 또 상기 압축수단에 의해 압축된 데이타를 상기 반도체 기억장치의 외부로 공급하는 제4수단을 포함하는 반도체 기억장치.
특허청구의범위 제5항에 있어서, 또 상기 신장수단에 의해 신장된 데이타를 상기 반도체 기억장치의 외부로 공급하는 제5수단을 포함하는 반도체 기억장치.
특허청구의범위 제6항에 있어서, 또 상기 반도체 기억장치의 외부에서 공급되는 데이타를 상기 압축수단에 공급하기 위한 제6수단을 포함하는 반도체 기억장치.
특허청구의범위 제7항에 있어서, 또 상기 반도체 기억장치의 외부에서 공급되는 데이타를 상기 신장수단에 공급하기 위한 제7수단을 포함하는 반도체 기억장치.
특허청구의범위 제8항에 있어서, 상기 제1수단은 상기 압축수단 또는 신장수단을 상기 메모리수단과 선택적으로 결합시키는 스위칭수단을 포함하는 반도체 기억장치.
특허청구의범위 제9항에 있어서, 상기 제6수단은 상기 압축된 데이타를 받는 제1외부단자를 갖는 반도체 기억장치.
특허청구의범위 제10항에 있어서, 상기 제7수단은 상기 신장된 데이타를 받는 제2외부단자를 갖는 반도체 기억장치.
특허청구의범위 제1항에 있어서, 또 상기 메모리 수단, 압축수단 및 신장수단에 결합되는 제어수단을 포함하는 반도체 기억장치.
특허청구의범위 제1항에 있어서, 상기 메모리 셀은 어드레스 선택용 MOSFET와 정보 기억용의 커패시터로 되는 다이나믹형 메모리 셀인 반도체 기억장치.
데이타가 공급되는 외부단자, 제어신호가 공급되는 제어신호 단자 및 데이타가 공급되는 제1의 단자를 갖고, 1개의 반도체 기판위에 형성되는 반도체 기억장치에 있어서, 데이타를 축적하기 위해 여러개의 메모리 셀로 되는 메모리 어레이 및 상기 메모리 어레이와 외부단자에 결합되는 입출력 수단을 포함하는 랜덤 액세스 메모리부, 상기 메모리 어레이와 제1외부단자에 결합되는 제1입출력수단, 상기 메모리 어레이에 결합되는 제2입출력수단, 상기 제1, 제2입출력 수단에 결합되는 압축수단 및 상기 제1, 제2 입출력 수단에 결합되는 신장수단을 포함하는 입출력 회로부 및 상기 제어신호 단자에 결합되어 상기 랜덤 액세스 메모리부와 입출력 회로부의 동작을 공급되는 상기 제어신호에 따라서 제어하는 제어수단을 포함하는 반도체 기억장치.
특허청구의범위 제14항에 있어서, 상기 제1입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 압축수단 또는 제1외부단자에 공급하는 반도체 기억장치.
특허청구의범위 제15항에 있어서, 상기 제2입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 신장수단에 공급하는 반도체 기억장치.
특허청구범위 제16항에 있어서, 상기 제1입출력 수단은 상기 제1외부단자에서 공급된 데이타를 상기 압축수단 또는 메모리 어레이에 공급하는 반도체 기억장치.
특허청구의범위 제17항에 있어서, 상기 제2입출력 수단은 상기 압축수단에서 공급된 데이타를 상기 신장수단 또는 메모리 어레이에 공급하는 반도체 기억장치.
특허청구의범위 제18항에 있어서, 상기 압축수단은 상기 제1입출력 수단에서 공급된 데이타를 압축하여 상기 제2입출력 수단으로 공급하는 반도체 기억장치.
특허청구의범위 제19항에 있어서, 상기 신장수단은 상기 제2입출력 수단에서 공급된 데이타를 신장하여 상기 제1입출력 수단으로 공급하는 반도체 기억장치.
특허청구의범위 제20항에 있어서, 또 상기 제1 또는 제2입출력 수단을 선택적으로 상기 메모리 어레이와 결합시키는 스위칭 수단을 포함하는 반도체 기억장치.
특허청구범위 제14항에 있어서, 상기 메모리 셀은 어드레스 선택용 MOSFET와 정보 기억용의 커패시터로 되는 다이나믹형 메모리 셀인 반도체 기억장치.
데이타가 공급되는 외부단자, 제어신호가 공급되는 제어신호단자 및 데이타가 공급되는 제2의 단자를 갖고, 1개의 반도체 기판위에 형성되는 반도체 기억장치에 있어서, 데이타를 축적하기 위해 여러개의 메모리 셀로 되는 메모리 어레이, 상기 메모리 어레이와 외부단자에 결합되는 입출력 수단을 포함하는 랜덤 액세스 메모리부, 상기 메모리 어레이에결합되는 제1입출력수단, 상기 메모리 어레이와, 제2외부단자에 결합되는 제2입출력수단, 상기 제1, 제2입출력 수단에 결합되는 압축수단 및 상기 제1, 제2 입출력 수단에 결합되는 신장수단을 포함하는 입출력 회로부 및 상기 제어신호 단자에 결합되어 상기 랜덤 액세스 메모리부와 입출력 회로부의 동작을 공급되는 상기 제어신호에 따라서 제어하는 제어수단을 포함하는 반도체 기억장치.
특허청구의범위 제23항에 있어서, 상기 제1입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 압축수단 공급하는 반도체 기억장치.
특허청구의범위 제24항에 있어서, 상기 제2입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 신장수단 또는 제2외부단자에 공급하는 반도체 기억장치.
특허청구의범위 제25항에 있어서, 상기 제1입출력 수단은 상기 신장수단에서 공급된 데이타를 상기 압축수단 또는 메모리 어레이에 공급하는 반도체 기억장치.
특허청구의범위 제26항에 있어서, 상기 제2입출력 수단은 상기 제2외부단자에서 공급된 데이타를 상기 신장수단 또는 메모리 어레이에 공급하는 반도체 기억장치.
특허청구의범위 제27항에 있어서, 상기 압축수단은 상기 제1입출력 수단에서 공급된 데이타를 압축하여 상기 제2입출력 수단으로 공급하는 반도체 기억장치.
특허청구의범위 제28항에 있어서, 상기 신장수단은 상기 제2입출력 수단에서 공급된 데이타를 신장하여 상기 제1입출력 수단으로 공급하는 반도체 기억장치.
특허청구의범위 제29항에 있어서, 또 상기 제1 또는 제2입출력 수단을 선택적으로 상기 메모리 어레이와 결합시키는 스위칭 수단을 포함하는 반도체 기억장치.
특허청구의범위 제23항에 있어서, 상기 메모리 셀은 어드레스 선택용 MOSFET와 정보 기억용의 커패시터로 되는 다이나믹형 메모리 셀인 반도체 기억장치.
데이타가 공급되는 외부단자, 제어신호가 공급되는 제어신호단자, 데이타가 공급되는 제1외부단자 및 데이타가 공급되는 제2외부단자를 갖고, 1개의 반도체 기판위에 형성되는 반도체 기억장치에 있어서, 데이타를 축적하기 위해 여러개의 메모리 셀로 되는 메모리 어레이, 상기 메모리 어레이와 외부단자에 결합되는 입출력 수단을 포함하는 랜덤 액세스 메모리부, 상기 메모리 어레이와 제1외부단자에 결합되는 제1입출력수단, 상기 메모리 어레이와, 제2외부단자에 결합되는 제2입출력수단, 상기 제1, 제2입출력 수단에 결합되는 압축수단 및 상기 제1, 제2 입출력 수단에 결합되는 신장수단을 포함하는 입출력 회로부 및 상기 제어신호 단자에 결합되어 상기 랜덤 액세스 메모리부와 입출력 회로부의 동작을 공급되는 상기 제어신호에 따라서 제어되는 제어수단을 포함하는 반도체 기억장치.
특허청구의범위 제32항에 있어서, 상기 제1입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 압축수단 또는 제1외부단자에 공급하는 반도체 기억장치.
특허청구의범위 제33항에 있어서, 상기 제2입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 신장수단 또는그의 제2외부단자에 공급하는 반도체 기억장치.
특허청구의범위 제34항에 있어서, 상기 제1입출력 수단은 상기 제1외부단자에서 공급된 데이타를 상기 압축수단 또는 메모리 어레이에 공급하는 반도체 기억장치.
특허청구의범위 제35항에 있어서, 상기 제2입출력 수단은 상기 제2외부수단에서 공급된 데이타를 상기 신장수단 또는 메모리 어레이에 공급하는 반도체 기억장치.
특허청구의범위 제36항에 있어서, 상기 압축수단은 상기 제1입출력 수단에서 공급된 데이타를 압축하여 상기 제2입출력 수단으로 공급하는 반도체 기억장치.
특허청구의범위 제37항에 있어서, 상기 신장수단은 상기 제2입출력 수단에서 공급된 데이타를 신장하여 상기 제1입출력 수단으로 공급하는 반도체 기억장치.
특허청구의범위 제38항에 있어서, 또 상기 제1 또는 제2입출력 수단을 선택적으로 상기 메모리 어레이와 결합시키는 스위칭 수단을 포함하는 반도체 기억장치.
특허청구의범위 제32항에 있어서, 상기 메모리 셀은 어드레스 선택용 MOSFET와 정보 기억용의 커패시터로 되는 다이나믹형 메모리 셀인 반도체 기억장치.
제1버스 수단에 결합되고, 데이타를 축적하기 위한 메모리 수단, 상기 메모리 수단과 제1버스수단사이에서 데이타의 입출력을 실행하는 입출력 수단 및 상기 메모리 수단과 입출력 수단을 제어하는 CPU를 포함하는 제1마이크로프로세서, 제2버스 수단에 결합되고, 데이타를 축적하기 위한 메모리수단, 상기 메모리 수단과 제2버스수단사이에서 데이타의 입출력을 실행하는 입출력 수단 및 상기 메모리 수단과 입출력 수단을 제어하는 CPU를 포함하는 제2마이크로프로세서 및 상기 제1버스 수단과 제2버스 수단에 결합되는 반도체 기억장치를 포함하는 마이크로 컴퓨터 시스템에 있어서, 상기 반도체 기억장치는 데이타를 축적하기 위해 여러개의 메모리셀로 되는 메모리 어레이, 상기 메모리 어레이와 제1버스 수단에 결합되는 입출력 수단을 포함하는 랜던 액세스 메모리부, 상기 메모리 어레이에 결합되는 제1입출력 수단, 상기 메모리 어레이와 제2버스수단에 결합되는 제2입출력 수단, 상기 제1, 제2입출력 수단에 결합되는 압축수단 및 상기 제1, 제2입출력 수단에 결합되는 신장수단을 포함하는 입출력 회로부 및 상기 랜던 액세스 메모리부와 입출력 회로부의 동작을 제어하는 제어수단을 포함하는 마이크로컴퓨터 시스템.
특허청구의범위 제41항에 있어서, 상기 제1입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 압축수단에 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제42항에 있어서, 상기 제2입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 신장수단 또는 제2버스수단에 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제43항에 있어서, 상기 제2입출력 수단은 상기 제2버스수단에서 공급된 데이타를 상기 신장수단 또는 메모리 어레이에 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제44항에 있어서, 또 상기 제1 또는 제2입출력 수단을 선택적으로 상기 메모리 어레이와 결합시키는 스위칭 수단을 포함하는 마이크로 컴퓨터 시스템.
특허청구의범위 제45항에 있어서, 상기 압축수단은 상기 제1입출력 수단에서 공급된 데이타를 압축하여 상기 제2입출력 수단으로 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제46항에 있어서, 상기 신장수단은 상기 제2입출력 수단에서 공급된 데이타를 신장하여 상기 제1입출력 수단으로 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제47항에 있어서, 상기 제1입출력 수단은 상기 신장수단에서 공급된 데이타를 상기 압축수단 또는 메모리 어레이에 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제48항에 있어서, 상기 메모리 셀은 어드레스 선택용 MOSFET와 정보 기억용의 커패시터로 되는 다이나믹형 메모리 셀인 마이크로 컴퓨터 시스템.
버스수단에 결합되는 반도체 기억장치와 상기 반도체 기억장치를 제어하기 위한 CPU를 포함하는 제1미아크로 프로세서 및 상기 버스수단에 결합되는 반도체 기억장치와 상기 반도체 기억장치를 제어하기 위한 CPU를 포함하는 제2마이크로 프로세서로 되는 마이크로컴퓨터 시스템에 있어서, 상기 제1 및 제2마이크로 프로세서가 갖는 각각의 상기 반도체도체 기억장치는 데이타를 축적하기 위해 여러개의 메모리 셀로 되는 메모리 어레이, 상기 메모리 어레이와 버스 수단에 결합되는 제1입출력 수단, 상기 메모리 어레이와 버스수단에 결합되는 제2입출력수단, 상기 제1과 제2입출력 수단에 결합되는 압축 수단 및 상기 제1가 제2입출력 수단에 결합되는 신장수단을 포함하는 입출력 회로부 및 상기 대응하는 CPU에 결합되고, 상기 입출력 회로부의 동작을 상기 CPU에서 공급되는 제어신호에 따라서 제어하는 제어수단을 포함하는 마이크로 컴퓨터 시스템.
특허청구의범위 제50항에 있어서, 상기 제1입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 압축수단 또는 버스수단에 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제51항에 있어서, 상기 제2입출력 수단은 상기 메모리 어레이에서 공급된 데이타를 상기 신장수단 또는 버스 수단에 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제52항에 있어서, 상기 제1입출력 수단은 상기 버스수단에서 공급된 데이타를 상기 압축수단 또는 메모리 어레이에 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제53항에 있어서, 상기 제2입출력 수단은 상기 버스수단에서 공급되는 데이타를 상기 신장수단 또는 메모리 어레이에 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제54항에 있어서, 상기 압축수단은 상기 제1입출력 수단에서 공급된 데이타를 압축하여 상기 제2입출력 수단으로 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제55항에 있어서, 상기 신장수단은 상기 제2입출력 수단에서 공급된 데이타를 신장하여 상기 제1입출력 수단으로 공급하는 마이크로 컴퓨터 시스템.
특허청구의범위 제56항에 있어서, 또 상기 제1 또는 제2입출력 수단을 선택적으로 상기 메모리 어레이와 결합시키는 스위칭 수단을 포함하는 마이크로 컴퓨터 시스템.
특허청구의범위 제50항에 있어서, 상기 메모리 셀은 어드레스 선택용 MOSFET와 정보 기억용의 커패시터로 되는 다이나믹형 메모리 셀인 마이크로 컴퓨터 시스템.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014053A 1989-09-20 1990-09-06 반도체기억장치 KR0174266B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1243615A JP2840320B2 (ja) 1989-09-20 1989-09-20 半導体記憶装置
JP1-243615 1989-09-20

Publications (2)

Publication Number Publication Date
KR910006981A true KR910006981A (ko) 1991-04-30
KR0174266B1 KR0174266B1 (ko) 1999-04-01

Family

ID=17106456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014053A KR0174266B1 (ko) 1989-09-20 1990-09-06 반도체기억장치

Country Status (3)

Country Link
US (1) US5440718A (ko)
JP (1) JP2840320B2 (ko)
KR (1) KR0174266B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322915B1 (ko) * 1999-10-21 2002-02-08 서평원 전자제품의 메모리 구조
KR20150105175A (ko) * 2014-03-06 2015-09-16 윈본드 일렉트로닉스 코포레이션 반도체 기억장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644366A (ja) * 1992-06-15 1994-02-18 Sony Corp 画像用メモリ装置
US5784046A (en) * 1993-07-01 1998-07-21 Intel Corporation Horizontally scaling image signals using digital differential accumulator processing
US5563592A (en) * 1993-11-22 1996-10-08 Altera Corporation Programmable logic device having a compressed configuration file and associated decompression
WO1996034393A1 (fr) * 1995-04-26 1996-10-31 Hitachi, Ltd. Dispositif de memorisation a semi-conducteur, procede et systeme de modulation des impulsions pour ce dispositif
US5801670A (en) * 1995-06-06 1998-09-01 Xerox Corporation Image generation system having a host based rendering element for generating seed pixel values and mesh address values for display having a rendering mesh for generating final pixel values
US5745734A (en) * 1995-09-29 1998-04-28 International Business Machines Corporation Method and system for programming a gate array using a compressed configuration bit stream
KR0178742B1 (ko) * 1995-10-21 1999-05-01 김광호 데이타압신을 위한 메모리제어신호 및 어드레스발생장치
JP3189727B2 (ja) * 1997-04-15 2001-07-16 日本電気株式会社 コプロセッサ内蔵パケット型メモリｌｓｉ、それを用いたメモリシステム及びそれらの制御方法
JP3127853B2 (ja) * 1997-04-30 2001-01-29 日本電気株式会社 メモリ集積回路並びにこれを用いた主記憶システム及びグラフィクスメモリシステム
US6009372A (en) * 1997-10-01 1999-12-28 Cummins Engine Company, Inc. Management of programming and memory space for an internal combustion engine control system
EP1146501B1 (en) * 1999-10-18 2011-03-30 Seiko Epson Corporation Display device with memory integrated on the display substrate
US6523102B1 (en) * 2000-04-14 2003-02-18 Interactive Silicon, Inc. Parallel compression/decompression system and method for implementation of in-memory compressed cache improving storage density and access speed for industry standard memory subsystems and in-line memory modules
US7089391B2 (en) * 2000-04-14 2006-08-08 Quickshift, Inc. Managing a codec engine for memory compression/decompression operations using a data movement engine
CN1185629C (zh) 2000-08-10 2005-01-19 汤姆森许可公司 适用于具有可变速数据再现功能的系统的存储器寻址方法
US7849199B2 (en) * 2005-07-14 2010-12-07 Yahoo ! Inc. Content router
KR20220030106A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 저장 장치, 저장 장치의 동작 방법 및 이를 포함한 전자 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386416A (en) * 1980-06-02 1983-05-31 Mostek Corporation Data compression, encryption, and in-line transmission system
US4454575A (en) * 1980-12-29 1984-06-12 International Business Machines Corporation Shared memory system with access by specialized peripherals managed by controller initialized by supervisory CPU
JPS57153359A (en) * 1981-03-18 1982-09-21 Ibm Data processing system with common memory
US5129061A (en) * 1982-11-10 1992-07-07 Wang Laboratories, Inc. Composite document accessing and processing terminal with graphic and text data buffers
US4626824A (en) * 1985-06-11 1986-12-02 International Business Machines Corporation Apparatus and algorithm for compressing and decompressing data
US4730348A (en) * 1986-09-19 1988-03-08 Adaptive Computer Technologies Adaptive data compression system
US4918588A (en) * 1986-12-31 1990-04-17 Wang Laboratories, Inc. Office automation system with integrated image management
JPS63183699A (ja) * 1987-01-26 1988-07-29 Hitachi Ltd 半導体記憶装置
JPS63204594A (ja) * 1987-02-20 1988-08-24 Fujitsu Ltd マルチプレ−ンビデオｒａｍ構成方式
US5210851A (en) * 1988-01-08 1993-05-11 Hewlett-Packard Company High capacity tape drive transparently writes and reads large packets of blocked data between interblock gaps
JPH01279671A (ja) * 1988-05-06 1989-11-09 Hitachi Ltd 文書画像データの符号化方式
US5057932A (en) * 1988-12-27 1991-10-15 Explore Technology, Inc. Audio/video transceiver apparatus including compression means, random access storage means, and microwave transceiver means

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322915B1 (ko) * 1999-10-21 2002-02-08 서평원 전자제품의 메모리 구조
KR20150105175A (ko) * 2014-03-06 2015-09-16 윈본드 일렉트로닉스 코포레이션 반도체 기억장치
US9501354B2 (en) 2014-03-06 2016-11-22 Winbond Electronics Corp. Semiconductor memory device

Also Published As

Publication number Publication date
US5440718A (en) 1995-08-08
KR0174266B1 (ko) 1999-04-01
JP2840320B2 (ja) 1998-12-24
JPH03105789A (ja) 1991-05-02

Similar Documents

Publication Publication Date Title
KR910006981A (ko) 반도체 기억장치
KR940012150A (ko) 마이크로컴퓨터 및 마이크로컴퓨터시스템
KR910005308A (ko) 반도체 메모리
KR920008925A (ko) 반도체집적회로
KR960042768A (ko) 페일메모리장치
KR850002637A (ko) 반도체 기억장치
KR850003611A (ko) 반도체 기억장치의 메모리 셀(cell) 캐패시터 전압인가회로
KR910008730A (ko) 반도체 기억장치
KR880004376A (ko) 반도체 기억장치
KR960035657A (ko) 데이타 압축 시험기능을 갖는 반도체 기억장치 및 그 시험방법
KR950025777A (ko) 반도체메모리장치
KR920003314A (ko) 반도체 메모리장치
KR960012497A (ko) 반도체 집적회로
US20020085404A1 (en) Smart random access memory
KR970022757A (ko) 메모리 소자내의 메인앰프의 배치구조
KR910014810A (ko) 메모리 용량 선택 시스템
RU1791849C (ru) Элемент пам ти
KR0144035B1 (ko) 전전자 교환기내 상위 제어계의 d-램 모듈 접속방법
SU1552191A2 (ru) Устройство дл адресации пам ти
KR100526531B1 (ko) 메모리장치의 어드레스 디코딩회로
JPS59144966A (ja) デ−タ処理装置
KR890010707A (ko) 다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템
JPS59128671A (ja) 大容量情報蓄積検索装置
KR930006548A (ko) 포트가 확장된 마이콤 회로
KR970073332A (ko) 레이아웃의 면적을 줄인 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20021030

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee