KR890010707A - 다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템 - Google Patents

다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템 Download PDF

Info

Publication number
KR890010707A
KR890010707A KR1019870015635A KR870015635A KR890010707A KR 890010707 A KR890010707 A KR 890010707A KR 1019870015635 A KR1019870015635 A KR 1019870015635A KR 870015635 A KR870015635 A KR 870015635A KR 890010707 A KR890010707 A KR 890010707A
Authority
KR
South Korea
Prior art keywords
ram
cache memory
memory system
terminal
output
Prior art date
Application number
KR1019870015635A
Other languages
English (en)
Other versions
KR940009824B1 (ko
Inventor
김기섭
Original Assignee
안시환
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안시환, 삼성전자 주식회사 filed Critical 안시환
Priority to KR1019870015635A priority Critical patent/KR940009824B1/ko
Publication of KR890010707A publication Critical patent/KR890010707A/ko
Application granted granted Critical
Publication of KR940009824B1 publication Critical patent/KR940009824B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 회로도.
제5도는 두개의 다이나믹 램(DRAM) 뱅크(BANK)를 갖는 페이지 모드 제어회로.

Claims (1)

  1. CPU 어드레스를 어드레스 실렉터(4)의 입력단자(A,B)에 접속하고, 페이지 래치(1)의 입력단자와 페이지 비교기(2)의 입력단자(X)에 접속하며, 어드레스 실렉터(4)의 출력은 D RAM(5)의 어드레스 입력단자에 연결하여 출력하고,CPU클럭단자(CCLK)와 리이드 및 라이트단자(R/W) 및 어드레스 상태(ADS)단자를 D RAM 컨트롤 로직 블럭의 입력단자에 접속하여 그의 출력단자는 D RAM(5)의 입력단자에 접속한다. 또한 D RAM 컨트롤 로직 블록의 출력단자(FL)는 페이지 래치(1)과 폴트래치(3)의 클럭단자에 접속하고, D RAM 컨트롤 록직 블록의 입력단자(RF)는 폴트래치(3)의 출력단자(Q)에 접속함을 특징으로 하는 다이나믹 램(D RAM)의 페이지 모드를 이용한 캐시(Cache)메모리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870015635A 1987-12-31 1987-12-31 다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템 KR940009824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870015635A KR940009824B1 (ko) 1987-12-31 1987-12-31 다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870015635A KR940009824B1 (ko) 1987-12-31 1987-12-31 다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템

Publications (2)

Publication Number Publication Date
KR890010707A true KR890010707A (ko) 1989-08-10
KR940009824B1 KR940009824B1 (ko) 1994-10-17

Family

ID=19267892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015635A KR940009824B1 (ko) 1987-12-31 1987-12-31 다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템

Country Status (1)

Country Link
KR (1) KR940009824B1 (ko)

Also Published As

Publication number Publication date
KR940009824B1 (ko) 1994-10-17

Similar Documents

Publication Publication Date Title
KR840005234A (ko) 어드레스 변환 제어방식
KR880011803A (ko) 메모리 장치
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR880003252A (ko) 마이크로 프로세서
KR850003611A (ko) 반도체 기억장치의 메모리 셀(cell) 캐패시터 전압인가회로
KR880003245A (ko) 기능 메모리군을 갖는 정보처리시스템
KR910006981A (ko) 반도체 기억장치
KR900015156A (ko) 다이나믹 ram의 판독 회로
KR910020729A (ko) 반도체 기억회로
KR890004333A (ko) 반도체 메모리 장치
KR910006994A (ko) 센스 앰프회로
KR840001410A (ko) 프로그램 가능 논리장치
KR890010707A (ko) 다이나믹 램(DRAM)의 페이지 모드를 이용한 캐시(Cache) 메모리 시스템
KR910010513A (ko) 다이나믹램의 분리회로
KR920008751A (ko) 다중 페이지 디램에 대한 페이지의 예보를 위한 장치 및 방법
KR900002311A (ko) 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치
KR920003769A (ko) 서라운드 제어회로
KR900000902A (ko) 다이나믹 ram
KR920022091A (ko) 시스템 프로그램 실행 방법
KR910010875A (ko) 논리회로
KR890004238A (ko) 순차접근 기억장치
KR890005612A (ko) 메모리 뱅크 선택회로
KR940016228A (ko) 컨텐트 어드레서블 메모리 디바이스
KR920013102A (ko) 동기 및 비동기 혼용방식의 메모리 액세스에서 대기상태 처리회로
KR970024390A (ko) 72핀 심 소켓에 30핀 심도 사용 가능한 연결장치.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040924

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee