KR910004920B1 - 세라믹-금속 복합물 기판과 이것으로 구성된 회로기판 및 그 제조방법 - Google Patents

세라믹-금속 복합물 기판과 이것으로 구성된 회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR910004920B1
KR910004920B1 KR1019890004157A KR890004157A KR910004920B1 KR 910004920 B1 KR910004920 B1 KR 910004920B1 KR 1019890004157 A KR1019890004157 A KR 1019890004157A KR 890004157 A KR890004157 A KR 890004157A KR 910004920 B1 KR910004920 B1 KR 910004920B1
Authority
KR
South Korea
Prior art keywords
circuit board
ceramic
copper
ceramic substrate
substrate
Prior art date
Application number
KR1019890004157A
Other languages
English (en)
Other versions
KR890015462A (ko
Inventor
히로시 고모리따
노부유끼 미즈노야
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR890015462A publication Critical patent/KR890015462A/ko
Application granted granted Critical
Publication of KR910004920B1 publication Critical patent/KR910004920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Products (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

내용 없음.

Description

세라믹-금속 복합물 기판과 이것으로 구성된 회로기판 및 그 제조방법
제 1 도는 반도체 소자가 동회로판에 어떻게 마운팅되는지를 보여주는 본 발명에 따른 회로기판 구조의 단면도이다.
제 2 도는 비커스 경도 시험에서 다이아몬도 니들로 인해 동회로판에 만들어진 패인 부분의 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 세라믹기판 2 : 동회로판
2a : 마운팅 영역 2b : 전극영역
3 : 반도체 소자 4 : 알루미늄 와이어
Aa,Ab : 대각선
본 발명은 세라믹기판에 직접 접합되어 있는 동판을 포함하고 있는 세라믹-금속 복합물 기판과 이러한 복합물로 구성되어 있는 회로기판과 그 제조방법에 관한 것이다.
최근, 전자 장치에 사용하기 위한 세라믹-금속 복합물 기판을 개발하려는 시도가 있어왔다. 예를들어, 세라믹 알루미륨 나이트라인 기판에 접합되어 있는 캐패시터 부재가 스케이스외 다수의 미합중국 특허 제3,716,759호에 게재되어 있다.
금속회로판이 세라믹기판에 직접 접합되는 것도 또한 힐의 영국 특허 제2,099,742호 와 조킹의 미합중국 특허 제4,409,278호에 게재되어 있는데, 그 내용은 기포의 형성을 방지하기 위해 접합시에 개스가 빠져나가도록 금속이나 또는 세라믹 기판에 채널을 설치하는 것이다. 이러한 시도중의 일부는 동과 같은 금속회로판을 세라믹 기판위에 배치하고 동의 융점 아래(1083℃) 동과 산소의 공융점(1065℃)위로 가열함으로써 기판에 동회로판을 직접 접합시키는 것이다.
이런 종류의 복합물은 여러 가지 장점을 가지고 있다. 이 복합물은 도전성 금속회로판 과 세라믹기판 사이의 강한 흡착을 제공한다. 또한 보다 작은 회로기판을 얻는데 쉽게 이용될 수 있는 보다 간단한 구조를 제공한다. 더 나아가 회로기판을 제조하는 방법으로서 보다 간단한 방법을 제공한다.
그러나 트랜지스터 모듈용 회로기판에 전술한 방법으로 제조된 세라믹-동기판을 이용하려할 때, 본 발명자들은 이들중의 일부는 정확하게 작동되지 않으며 나머지는 전혀 작동되지 않는다는 것을 알았다. 그러므로 보다 신뢰할만한 전자장치를 제조하기 위해서는 세라믹-동기판이 필요하다.
본 발명은 전술한 문제점을 해결하기 위해서 이루어졌다. 본 발명의 목적은 세라믹 기판에 직접 접합되어 있는 동회로판을 포함하고 있는 세라믹-금속 복합물 기판과 이러한 복합물 기판으로 만들어진 고도의 작업신뢰도로 작동하는 회로기판과 그 제조방법을 제공하는 것이다.
본 발명은 양쪽면을 가지고 있는 세라믹기판과 세라믹기판의 한쪽면에 직접 접합된 한면을 가지고 있는 동회로판으로 이루어져 있는 세라믹-금속 복합물 기판에 관한 것으로 동회로판은 그 비커스 경도가 40kg/㎟-100kg/㎟이다.
본 발명의 또다른 면에 다르면, (a) 양면을 가지고 있는 세라믹기판과, 양면중의 한면이 세라믹기판의 한면과 직접 접합되어 있고 다른면은 하나 이상의 마운팅 영역과 하나 이상의 전극 영역을 가지고 있으며 그 비커스 경도가 40-100kg/㎟인 동회로판으로 구성되어 있는 세라믹-금속 복합물 기판; (b) 상기 동회로기판의 상기 하나 이상의 마운팅 영역위에 마운팅된 하나 이상의 반도체소자; 와 (c) 상기 하나 이상의 반도체 소자와 하나 이상의 전극 영역을 접속시키는 하나 이상의 접합와이어로 구성되어 있는 회로기판이 제공된다.
본 발명의 또다른 면에 따르면 세라믹-동 복합물 기판을 제조하는 방법이 제공되는데, 그 방법은 동부재를 세라믹기판 표면의 원하는 위치에 놓고 이들 동의 융점 보다 낮고 동과 산소의 공융점 보다 높은 온도로 가열하여 동부재를 세라믹기판에 직접 접합시키는 것으로 이루어져 있으며, 여기에서 상기 동부재는 가열공정 후의 동부재의 비커스 경도가 40-100kg/㎟가 되도록 초기 경도값을 갖는 것이 선택된다.
본 발명의 또다른 면에 따르면, (a) 동부재를 세라믹기판의 표면에서 원하는 위치에 놓고 이것을 동의 융점보다 낮고 동과 산소의 공융점보다는 높은 온도로 가열하여 동부재를 기판에 직접 접합시킴으로써 세라믹-금속 복합물 기판을 제조하는데 있어서, 상기 동부재가 하나 이상의 마운팅 영역과 하나 이상의 전극 영역으로 이루어진 자유면을 가지며, 상기 동부재가 상기 가열과정후에 동부재의 비커스 경도가 40-100kg/㎟의 범위에 있도록 초기 경도값을 가진 동부재를 선택하며, (b) 하나 이상의 반도체 소자를 동회로판의 하나 이상의 마운팅 영역에 마운팅하고, (c) 접합와이어를 하나 이상의 반도체 소자와 하나 이상의 전극 영역에 전기적으로 접속시키는 과정으로 이루어져 있는 회로기판 제조방법이 제공된다. 회로기판을 얻는데는 여러단계의 공정이 있다.
제 1 도에서 나타난 바와같이 예를들어 납땜에 의해 세라믹기판(1)에 결합된 동회로판의 마운팅 영역(2a)위에 반도체 소자(3)가 마운팅된다. 이 반도체 소자(3)는 알루미늄 와이어(4)를 통해 동회로판(2)의 하나 혹은 그 이상의 터미널 전극 영역(2b)과 전기적으로 접속되어 있다. 최종적으로 회로기판이 수지(도시되지 않음)로 도포될 수 있다.
동회로판은 이미 펀치되었거나 원하는 회로에 맞게 규정된 모양으로 스탬핑된 것이 사용될 수 있다. 그렇지 않으면 연속된 동회로판이 에칭에 의해 전도체 회로로 잇달아서 형성될 수 있다. 많은 요인들이 세라믹-동 금속 회로기판이 올바르게 작동하지 않거나 전혀 작동하지 않은 원인으로서 간주되었다.
본 발명자들은 그 요인이 무엇인지를 발견했다. 즉, 동회로판과 알루미늄 접합와이어 사이의 접착이 문제를 야기했다.
본 발명자들은 동회로판과 와이어 사이의 접합 부위 주위로 와이어가 과도하게 늘어나며, 이로인해 반도체 소자(3)와 동회로판의 터미널 전극영역(2b) 사이에 전기적인 접속이 끊어진다는 것을 발견했다.
본 발명자들은 또한 약간의 와이어는 그 끝이 구리판에 묻혀있고 이로인해 반도체 소자(3)와 동회로판의 터미널 전극(2b) 사이에 전기적인 접속이 끊어진다는 것을 발견했다. 초음파 접합(초음파 에너지를 이용한 접합방법)이 가는 와이어의 접합방법으로 이용된다. 가는 알루미늄 와이어를 세라믹-동 회로기판에 초음파 접합 시키고자했던 초창기에는 초음파 접합이 아주 잘 이루어지지는 않았다는 것을 알았다.
수많은 실험을 시도한 결과 본 발명자들은 동회로판의 경도가 이 문제를 해결하는데 있어서 중요하다는 것을 알았다. 즉, 비커스 경도가 40kg/㎟미만인 동회로판을 사용하면 초음파 접합과정에서의 초음파 에너지에 의해 와이어가 구리판에 묻혀서 접속부위에서 접합와이어가 불필요하게 늘어나서 접속 부위 근처가 끊어지는 문제가 야기된다는 것이 밝혀졌다.
또한 비커스 경도가 100kg/㎟ 이상인 동회로판을 사용하면 초음파 접합과정에서 초음파가 감소되어 접착이 감소되는 문제가 야기된다는 것이 밝혀졌다. 그러므로 동회로판의 비커스 경도가 60-80kg/㎟인 것이 특히 바람직하다.
초기 비커스 경도가 약 90kg/㎟인 동회로판이 세라믹-동기판을 제조하는데 먼저 사용되었다. 그러나 이런류의 복합물 기판을 제조하는 방법은 동회로판과 세라믹기판 사이의 접합부분에서 CuO를 만들기 위한 가열과정을 포함하고 있다.
본 발명자들은 이 가열 단계로 인해 초기 비커스 경도인 900kg/㎟이 약 35kg/㎟으로 감소되는 것을 발견했다. 전에는 (1) 동회로판의 경도가 이렇게 감소되는 것이 동회로판과 세라믹기판 사이의 접합부분에 CuO를 제조하는 방법에서 발생한다; (2) 동회로판의 경도가 감소되면 초음파 접합과정에서 접속 부위에서 접합와이어가 불필요하게 늘어난다; (3) 동회로판의 경도가 감소되며 회로기판의 작업신뢰도에 영향을 준다는 사실이 전혀 알려지지 않았었다.
동회로판의 경도는 동 잉곳을 얇은 동회로판에 마무리 가공하는 과정에서 어니일링 온도 및 시간을 조절함으로써, 또는 동회로판의 압연과정에서 가공율을 조절함으로써 조정될 수 있다. 적절한 조건을 선택함으로써 원하는 경도를 가진 동부재가 얻어질 수 있다. 동부재의 경도가 동부재와 세라믹기판을 접합시키는데 사용되는 가열온도의 영향을 받기 때문에 출발물질을 이루고 있는 동부재의 경도가 공정조건에 따라 사전에 결정된다.
또한 사용되는 동부재에 따라 적어도 접합표면에 결합제중에 산소를 100-3000ppm 정도의 비율로 함유하도록 동을 압연시키는 것이 바람직하다.
두께가 0.25-0.6mm인 동회로판이 적합하다. 여러 가지 유형의 세라믹기판이 본 발명에서 세라믹기판으로 사용될 수 있는데, 예를들어 알루미나, 베릴리아와 같은 산화물계의 세라믹 소결체 또는 질화알루미늄, 질화실리콘, 질화티타늄, 탄화규소와 같은 비산화물계의 세라믹 소결체와 같은 것이다.
비산화물계의 세라믹기판을 사용하는 경우에는 접합표면을 예비산화처리한 후에 사용하는 것이 바람직하다. 본 발명의 세라믹기판은 예를들어 다음과 같은 방법으로 제조된다.
특히 소정의 경도를 가지고 있는 동부재를 사용하여 필요한 회로형상으로 가공된 동회로판 또는 판상의 동회로판을 세라믹기판상에 접촉 배치하고 동의 융점(1083℃) 보다 낮고 동과 산소의 공융점(1065℃)보다 높은 온도로 가열함으로써 접합시키고 필요에 따라 동회로판에 에칭가공을 실시하여 회로패턴을 형성하는 것으로써 이루어져 있다. 또한 산소를 함유하고 있는 동회로판이 사용되는 경우에는 가열 접합시의 분위기가 불활성 개스 분위기인 것이 바람직하다.
산소를 함유하고 있지 않은 동회로판이 사용되는 경우에는 80-3900rpm의 산소를 함유하고 있는 분위기가 바람직하다.
비커스 경도는 다음과 같이 측정될 수 있다. 먼저 중량이 100g인 다이아몬드 니들이 동회로판 위에 30초동안 놓인다. 이렇게 함으로써 다이아몬드 모양이 패이는 부분이 동회로판에 만들어진다. 비커스 경도는 다음식에 따라 계산될 수 있다.
A=(Aa+Ab)/2
H=1.8544·W/A2
여기에서 A는 대각선(Aa)와 대각선(Ab)에 따라 계산된 대각선의 평균길이(mm)를 나타낸다(제 2 도).
W는 니들의 중량(kg)을 나타낸다.
H는 비커스 경도(kg/㎟)를 나타낸다.
이하 본 발명은 실시예를 참고로하여 보다 상세히 설명될 것이다. 무엇보다도 먼저 제 1 도에 나타난 바와같이 알루미나를 주성분으로 하는 세라믹기판(알루미나 96wt%, 소결조제성분 4wt%)(1)의 양면에 다음표에 나타낸대로 초기경도를 가지고 있는 0.3mm 두께의 동회로판(2)을 각각 접촉 배치하고, 질소분위기 중에서 1075℃에서 10분동안 가열함으로써 접합시켜서 각각의 세라믹 회로기판을 만들었다.
이렇게 함으로써 얻은 세라믹 회로기판에 접합된 동회로판(2)의 비커스 경도는 각각 다음표에 나타난 바와같다.
이어서 이런 세라믹 회로기판의 동회로판(2)의 마운팅 영역(2a)에 각각의 반도체 소자(3)를 납땜시켜 마운팅하고 초음파 접합 방법에 의해 반도체소자(3)의 전극과 동회로판(2)의 터미널 전극 영역(2b)에 각각의 알루미늄 와이어(4)를 접합시켰다. 이러한 알루미늄 와이어(4)의 접합강도는 파괴시험에 의해 측정되었으며 그 결과는 다음 표에 나타나 있다.
[표 1]
Figure kpo00001
* 비교실시예
주 : 파괴가 일어났을때 접합강도는 필강도로 평가되었다.
표의 비교실시예의 경우에 세라믹 회로기판과 반도체 모듈은 접합된 동회로판의 경도가 35kg/㎟과 110kg/㎟이 되도록 동회로판의 초기 비커스 경도를 선택하는 점을 제외하고는, 본 발명의 구체적 실시예에서와 같은 방법으로 제조되었다.
알루미늄 와이어의 접합강도도 또한 같은 방법으로 파괴시험에 의해 측정되었다. 표의 파괴시험 결과로부터 분명히 알수 있듯이, 본 발명에 따른 구체적 실시예의 여러 가지 세라믹 회로기판을 사용하면 접합강도가 높고 알루미늄 와이어의 중앙 부분에서 파괴가 일어난다. 그러므로 알루미늄이 견고하고 안정되게 접합된다. 반면, 비교실시예 1에 따른 세라믹 회로기판의 경우에는 동회로판의 경도가 낮고 접합강도도 역시 낮아서 접속부 위에서 파괴가 일어나 알루미늄 와이어가 불필요하게 늘어난다.
또한 비교실시예 2에 따른 세라믹 회로기판의 경우에는 동회로판의 경도가 크고 와이어가 벗겨짐으로써 접합강도가 불충분하다는 것을 분명히 보여주고 있다.
이상 언급한 바와같이, 본 발명에 다른 세라믹 회로기판을 제조하기 위해서는 경도가 적절한 동회로판이 선택되어야 한다.
그 결과 초음파의 작용에 의해 제조될 수 있는 알루미늄 접합 와이어가 동사이에 접착성이 향상되고 안정된다. 결국 이러한 세라믹/동회로기판을 이용하여 반도체 모듈과 같은 각종 전자장치를 제작할 때 신뢰성이 뛰어난 제품을 얻을 수 있다.
전술한 발명의 상세한 설명 및 실시예는 본 발명을 설명해줄 뿐이며 본 발명이 이들로만 제한되지는 않는다. 본 기술 분야에서 통상의 지식을 지닌 사람들은 본 발명의 개념과 본 발명에 따른 세라믹/구리 회로기판을 첨부된 특허청구 범위에 준하여 응용 변형할 수 있다.

Claims (20)

  1. 양면을 가지고 있는 세라믹 기판과 한면이 세라믹기판의 한면에 직접 접합되어 있으며 비커스 경도가 40-100kg/㎟인 동회로판으로 구성되어 있는 것을 특징으로 하는 세라믹-금속복합물 기판.
  2. 제 1 항에 있어서, 동회로판의 비커스 경도가 60-80kg/㎟인 것을 특징으로 하는 세라믹-금속복합물 기판.
  3. 제 1 항에 있어서, 동회로판의 산소 함유율이 100-3000ppm인 것을 특징으로 하는 세라믹-금속복합물기판.
  4. 제 1 항에 있어서, 동회로판의 두께가 0.25-0.6mm인 것을 특징으로 하는 세라믹-금속복합물 기판.
  5. (a) 양면을 가지고 있는 세라믹기판과, 양면중의 한면은 세라믹기판의 한면과 직접 접합되어 있고 나머지 한면은 하나 이상의 마운팅 영역과 하나 이상의 전극 영역으로 구성되어 있으며 비커스 경도가 40-100kg/㎟인 동회로판으로 구성되어 있는 세라믹-금속복합물기판; (b) 동회로판의 하나 이상의 마운팅 영역위에 마운팅된 하나 이상의 반도체 소자; 와 (c) 하나 이상의 반도체 소자 전극 영역을 접속하는 하나 이상의 접합와이어로 구성되어 있는 것을 특징으로 하는 회로기판.
  6. 제 5 항에 있어서, 동회로판의 비커스 경도가 60-80kg/㎟인 것을 특징으로 하는 회로기판.
  7. 제 5 항에 있어서, 동회로판의 산소 함유율이 100-3000rpm인 것을 특징으로 하는 회로기판.
  8. 제 5 항에 있어서, 하나 이상의 반도체 소자가 하나 이상의 마운팅 영역에 납땜되는 것을 특징으로 하는 회로기판.
  9. 제 5 항에 있어서, 동회로판의 두께가 0.25-0.6mm인 것을 특징으로 하는 회로기판.
  10. 동부재를 세라믹기판 표면의 원하는 위치에 놓고 이들 동의 융점보다 낮고 동과 산소의 공융점 보다 높은 온도로 가열하여 동부재를 세라믹기판에 직접 접합시키는 것으로 이루어지는 세라믹-금속 복합물 기판을 제조하는 방법에 있어서, 가열 공정후의 동부재의 비커스 경도가 40-100kg/㎟이 되도록 초기 경도값을 갖는 동부재를 선택하는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 가열공정 후의 동부재의 비커스 경도가 60-80kg/㎟이 되도록 초기 경도값을 갖는 동부재를 선택하는 것을 특징으로 하는 방법.
  12. 제 10 항에 있어서, 동부재가 세라믹기판에 적용되기에 앞서서 바람직한 회로 패턴 형태로 예비형성되는 것을 특징으로 하는 방법.
  13. 제 10 항에 있어서, 동부재가 연속 시이트의 형태로 세라믹기판에 적용되고, 기판에 접합시킨 후에 동부재를 에칭하여 바람직한 회로패턴으로 만드는 공정이 더 포함되어 있는 것을 특징으로 하는 방법.
  14. 제 10 항에 있어서, 동부재가 0.25-0.6mm 두께를 가지고 있는 동회로판인 것을 특징으로 하는 방법.
  15. 회로기판을 제조하는 방법에 있어서, (a) 하나 이상의 마운팅 영역과 하나 이상의 전극 영역을 포함하고 있는 하나의 자유면을 가지고 있으며 가열공정후의 동부재의 비커스 경도가 40-100kg/㎟가 되도록 초기 경도값을 갖는 것으로써 선택된 동부재를 세라믹기판 표면의 원하는 위치에 배치하고 이를 동의 융점보다 낮고 동과 산소의 공융점 보다 높은 온도로 가열하여 동부재를 세라믹기판에 직접 접합시킴으로써 세라믹-금속복합물 기판을 제조하고; (b) 동회로판 하나 이상의 마운팅 영역에 하나 이상의 반도체 소자를 마운팅하고; (c) 하나 이상의 반도체 소자와 하나 이상의 전극 영역에 접합와이어를 전기적으로 접속시키는 과정으로 구성되어 있는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 접합와이어가 알루미늄 와이어이고 접속공정이 초음파 접합에 의해 이루어지는 것을 특징으로 하는 방법.
  17. 제 15 항에 있어서, 하나 이상의 반도체 소자가 납땜에 의해 하나 이상의 마운팅 영역에 마운팅되는 것을 특징으로 하는 방법.
  18. 제 15 항에 있어서, 가열공정후의 동부재의 비커스 경도가 60-80kg/㎟의 범위에 있도록 초기 경도값을 갖는 동부재가 선택되는 것을 특징으로 하는 방법.
  19. 제 15 항에 있어서, 동부재가 세라믹기판에 적용되기에 앞서서 바람직한 회로패턴 형상으로 예비형성되는 것을 특징으로 하는 방법.
  20. 제 15 항에 있어서, 동부재가 연속 시이트의 형태로 세라믹기판에 적용되고 세라믹기판에 접합된 후에 에칭공정을 통해 바람직한 회로패턴으로 형성되는 것을 특징으로 하는 방법.
KR1019890004157A 1988-03-30 1989-03-30 세라믹-금속 복합물 기판과 이것으로 구성된 회로기판 및 그 제조방법 KR910004920B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP?63-77225 1988-03-30
JP77225 1988-03-30
JP63077225A JP2755594B2 (ja) 1988-03-30 1988-03-30 セラミックス回路基板

Publications (2)

Publication Number Publication Date
KR890015462A KR890015462A (ko) 1989-10-30
KR910004920B1 true KR910004920B1 (ko) 1991-07-18

Family

ID=13627912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890004157A KR910004920B1 (ko) 1988-03-30 1989-03-30 세라믹-금속 복합물 기판과 이것으로 구성된 회로기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US5155665A (ko)
EP (2) EP0335679B1 (ko)
JP (1) JP2755594B2 (ko)
KR (1) KR910004920B1 (ko)
DE (1) DE68925054T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015152432A1 (ko) * 2014-03-31 2015-10-08 대우전자부품(주) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531971B2 (ja) * 1994-05-16 2004-05-31 フィガロ技研株式会社 ガスまたは湿度を検出するセンサとその製造方法
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5928768A (en) * 1995-03-20 1999-07-27 Kabushiki Kaisha Toshiba Silicon nitride circuit board
US5771157A (en) * 1996-03-08 1998-06-23 Honeywell, Inc. Chip-on-board printed circuit assembly using aluminum wire bonded to copper pads
JPH1067586A (ja) * 1996-08-27 1998-03-10 Dowa Mining Co Ltd パワーモジュール用回路基板およびその製造方法
US5707715A (en) * 1996-08-29 1998-01-13 L. Pierre deRochemont Metal ceramic composites with improved interfacial properties and methods to make such composites
US6143432A (en) * 1998-01-09 2000-11-07 L. Pierre deRochemont Ceramic composites with improved interfacial properties and methods to make such composites
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US6281159B1 (en) 2000-06-08 2001-08-28 Howard A. Fromson Method of forming catalyst structure with catalyst particles forged into substrate surface
JP4434545B2 (ja) * 2001-03-01 2010-03-17 Ｄｏｗａホールディングス株式会社 半導体実装用絶縁基板及びパワーモジュール
AU2003229282A1 (en) * 2002-05-15 2003-12-02 Jurgen Schulz-Harder Method for producing a ceramic-copper composite substrate
DE10221876B4 (de) * 2002-05-15 2011-01-20 Electrovac Ag Verfahren zum Herstellen eines Keramik-Kupfer-Verbundsubstrats
JP2013098451A (ja) * 2011-11-04 2013-05-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
US9113583B2 (en) 2012-07-31 2015-08-18 General Electric Company Electronic circuit board, assembly and a related method thereof
CN107295755A (zh) * 2016-04-13 2017-10-24 讯芯电子科技（中山）有限公司 覆铜陶瓷基板的制造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT301752B (de) * 1969-07-21 1972-09-25 Biochemie Gmbh Verfahren zur Herstellung neuer Pleuromutilin-Derivate
US3716759A (en) * 1970-10-12 1973-02-13 Gen Electric Electronic device with thermally conductive dielectric barrier
US3766634A (en) * 1972-04-20 1973-10-23 Gen Electric Method of direct bonding metals to non-metallic substrates
US3830435A (en) * 1972-06-12 1974-08-20 Int Nickel Co Production of ceramic-metal composite powders and articles thereof
US3801477A (en) * 1972-06-23 1974-04-02 Rca Corp Method of depositing electrode leads
JPS5730833B2 (ko) * 1974-06-17 1982-07-01
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
FR2481006A1 (fr) * 1980-04-22 1981-10-23 Ferranti Ltd Ensemble de circuit electrique a couche mince
US4409278A (en) * 1981-04-16 1983-10-11 General Electric Company Blister-free direct bonding of metals to ceramics and metals
GB2099742B (en) * 1981-06-05 1985-07-31 Philips Electronic Associated Bonding metals to non-metals
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
JPS59150453A (ja) * 1982-12-23 1984-08-28 Toshiba Corp 半導体モジユ−ル用基板の製造方法
DE3324661A1 (de) * 1983-07-08 1985-01-17 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zum direkten verbinden von metall mit keramik
JPH0810710B2 (ja) * 1984-02-24 1996-01-31 株式会社東芝 良熱伝導性基板の製造方法
JPS617647A (ja) * 1984-06-21 1986-01-14 Toshiba Corp 回路基板
US4704338A (en) * 1985-05-20 1987-11-03 The United States Of America As Represented By The United States Department Of Energy Steel bonded dense silicon nitride compositions and method for their fabrication
US4703884A (en) * 1985-05-20 1987-11-03 The United States Of America As Represented By The United States Department Of Energy Steel bonded dense silicon nitride compositions and method for their fabrication
JPS6272576A (ja) * 1985-09-26 1987-04-03 株式会社東芝 セラミツクス−金属接合体
US5064788A (en) * 1986-09-16 1991-11-12 Lanxide Technology Company, Lp Production of ceramic and ceramic-metal composite articles with surface coatings
US4948764A (en) * 1986-09-16 1990-08-14 Lanxide Technology Company, Lp Production of ceramic and ceramic-metal composite articles with surface coatings
US4764341A (en) * 1987-04-27 1988-08-16 International Business Machines Corporation Bonding of pure metal films to ceramics
JPH0831665B2 (ja) * 1987-05-30 1996-03-27 住友電気工業株式会社 絶縁被覆部材とその製造方法
US4919718A (en) * 1988-01-22 1990-04-24 The Dow Chemical Company Ductile Ni3 Al alloys as bonding agents for ceramic materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015152432A1 (ko) * 2014-03-31 2015-10-08 대우전자부품(주) 인쇄회로기판 와이어 본딩방법 및 이에 의해 형성된 인쇄회로기판 와이어 본딩 구조

Also Published As

Publication number Publication date
EP0596582A1 (en) 1994-05-11
EP0335679B1 (en) 1995-12-13
EP0335679A3 (en) 1990-01-24
JPH01248648A (ja) 1989-10-04
US5155665A (en) 1992-10-13
KR890015462A (ko) 1989-10-30
DE68925054T2 (de) 1996-05-09
US5363278A (en) 1994-11-08
DE68925054D1 (de) 1996-01-25
EP0335679A2 (en) 1989-10-04
JP2755594B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
KR910004920B1 (ko) 세라믹-금속 복합물 기판과 이것으로 구성된 회로기판 및 그 제조방법
KR910004923B1 (ko) 세라믹-금속복합물 기판, 그것으로 구성된 회로기판 및 그 제조 방법
KR900000183B1 (ko) 전자회로 장치와 그 제조방법
EP0935286A4 (en) COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
KR900001240B1 (ko) 반도체 장치용 기판(基板) 구조체
JPH07202063A (ja) セラミックス回路基板
EP1335422A3 (en) Chip sized semiconductor device and a process for making it
US4067041A (en) Semiconductor device package and method of making same
JPS615596A (ja) 回路基板の製造方法およびこれに使用する回路パタ−ンフレ−ム
US7528470B2 (en) Conductor board and method for producing a conductor board
JPH0787222B2 (ja) 熱伝導性基板
JP2640009B2 (ja) 金属基板の層間接続方法
JP3265289B2 (ja) 窒化アルミニウム基板の製造方法
JPS60150636A (ja) 電力用半導体素子のための接点電極
JP3190908B2 (ja) 窒化アルミニウム基板
JPH06260746A (ja) はんだ接続部構造
JP3709085B2 (ja) セラミック回路基板
JP2000151034A (ja) セラミック回路基板
JP2955399B2 (ja) セラミックス回路基板
JPH0621263A (ja) セラミックス−金属接合基板
JPH0272696A (ja) セラミックス回路基板
JPH0613722A (ja) 金属ベース回路基板
JP2000340897A (ja) 回路基板
Lewis et al. Bonding Metal Foil to Ceramic(in Electrical Conductor Fabrication)
JPS60117792A (ja) セラミックス回路基板

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080626

Year of fee payment: 18

EXPY Expiration of term