KR900702577A - 지구성 전기 삭제 기억 셀에 있어서 측벽 접촉 형성 방법 및 장치 - Google Patents

지구성 전기 삭제 기억 셀에 있어서 측벽 접촉 형성 방법 및 장치

Info

Publication number
KR900702577A
KR900702577A KR1019900700686A KR900700686A KR900702577A KR 900702577 A KR900702577 A KR 900702577A KR 1019900700686 A KR1019900700686 A KR 1019900700686A KR 900700686 A KR900700686 A KR 900700686A KR 900702577 A KR900702577 A KR 900702577A
Authority
KR
South Korea
Prior art keywords
layer
polysilicon layer
polysilicon
masking
sidewall
Prior art date
Application number
KR1019900700686A
Other languages
English (en)
Other versions
KR0165855B1 (ko
Inventor
빙예
Original Assignee
원본 미기재
자이코오 인코포레이팃드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본 미기재, 자이코오 인코포레이팃드 filed Critical 원본 미기재
Publication of KR900702577A publication Critical patent/KR900702577A/ko
Application granted granted Critical
Publication of KR0165855B1 publication Critical patent/KR0165855B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

내용 없음

Description

지구성 전기 삭제 기억 셀에 있어서 측벽 접촉 형성 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 지구성 기억셀의 개괄적 단면도이고; 제2도는 제1도의 기억 셀의 평면도이고; 제3도는 제1도에 나타낸 지구성 기억 셀의 등가적 전기 회로이다.

Claims (37)

  1. 첫번째 표면을 갖는 첫번째 전도성 형의 지지체, 이 지지체 표면에 실질적으로 평행한 편평한 바닥 표면을 가지며, 이 바닥 표면에 실직적으로 수직인 적어도 하나의 측벽을 갖는 상기 첫번째 표면과 간격이 있는 지역을 갖는 첫번째 전도성 층, 및 이 첫번째 층의 측벽과 접촉하고 상기 첫번째 전도성 층과 접촉하고 있는 표면을 갖는 두번째 전도성 층을 포함하는 집적 회로 장치.
  2. 제1항에 있어서, 상기 두번째 층의 상기 표면이 단지 상기 첫번째 층의 상기 측벽과 접촉하는 집적 회로 장치.
  3. 제2항에 있어서, 상기 두번째 층의 상기 표면이 단지 상기 첫번째 층의 상기 측벽의 부분과 접촉하는 집적 회로 장치.
  4. 제2항에 있어서, 상기 두번째 전도성 층이 그의 어떤 부분도 상기 첫번째 전도성 층의 측벽에 의해 규정되는 수직면을 가로지르지 않도록 규정되는 집적 회로 장치.
  5. 첫번째 표면을 갖는 첫번째 전도성 형의 지지체; 이 지지체와 간격이 있는 편평한 바닥 표면을 갖고 이 비닥 표면에 실질적으로 수직인 적어도 하나의 측벽을 갖는 첫번째 부분과 이 첫번째 부분으로 부터 전기 절연된 두번째 부분을 포함하고 상기 첫번째 표면과 간격이 있는 첫번째 폴리실리콘 층; 및 상기 첫번째 표면과 간격이 있는 첫번째 부분 및 이 첫번째 부분과 전기 절연되고, 상기 측벽과 전기 접촉된 적어도 하나의 표면을 갖는 두번째 부분을 갖는 두번째 폴리실리콘 층을 포함하는 집적 회로 장치.
  6. 제5항에 있어서, 상기 지지체가, 각각 미리 정해진 경계를 가지며 상기 첫번째 표면에 배치되고, 상기 첫번째 전도성 형의 반대인 두번째 전도성 형인 첫번째 지지체 지역 및 두번째 지지체 지역을 포함하고 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 경계는 상기 두번째 지지체 지역의 경계와 나란히 배열되는 집적 회로 장치.
  7. 제5항에 있어서, 상기 지지체가, 각각 미리 정해진 경계를 가지며 상기 첫번째 표면에 배치되고, 상기 첫번째 전도성 형의 반대인 두번째 전도성 형인 첫번째 지지체 지역 및 두번째 지지체 지역을 포함하고, 상기 폴리실리콘 층의 상기 첫번째 부분은 상기 두번째 지지체 지역에 용량적으로 커플링되는 집적 회로 장치.
  8. 제5항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 부분이, 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 상부 표면과 부분적으로 겹쳐지고 접촉되어 있는 집적 회로 장치.
  9. 제5항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 표면이, 단지 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 상기 측벽과 접촉하는 집적 회로 장치.
  10. 제9항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 표면이, 단지 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 상기 측벽의 부분과 접촉하는 집적 회로 장치.
  11. 제5항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 부분이 그의 어떤 부분도 상기 첫번째 전도성층의 측벽에 의해 규정되는 수직면을 가로지르지 않도록 규정되는 집적 회로 장치.
  12. 첫번째 표면을 갖고 상기 첫번째 전도성 형의 반대인 두번째 전도성 형의 것이고 상기 첫번째 표면내에 배치된 첫번째 지지체 지역을 포함하는 첫번째 전도성 형의 지지체층; 미리 정해진 첫번째 두께를 갖는 상기 첫번째 지지체상의 첫번째 이산화규소 층; 상기 첫번째 표면에 실질적으로 수직인 적어도 하나의 측벽을 갖는 첫번째 부분과 두번째 부분을 포함하고 상기 첫번째 이산화규소 층에 형성된 첫번째 폴리실리콘 층(상기 첫번째 부분과 두번째 부분은 서로 전기 절연되어 있고 상기 첫번째 지지체 지역으로부터 떨어져 있다); 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 상기 첫번째 지지체 지역사이에 뻗어 있으며 상기 첫번째 반도체 층의 상기 첫번째 부분의 미리 결정된 부분과 겹쳐지는 첫번째 부분 및 상기 측벽과 전기 접촉되는 표면 적어도 하나를 가지며 상기 첫번째 폴리실리콘 층의 상기 첫번째 및 두번째 부분 사이에 뻗어 있고 상기 첫번째 폴리실리콘 층의 상기 두번째 부분에 미리 정해진 양만큼 겹쳐져 있는 두번째 부분(상기 두번째 폴리실리콘 층의 상기 첫번째 및 두번째 부분은 서로 전기 절연되어 있다)을 포함하는 상기 두번째 이산화규소 층상의 두번째 폴리실리콘 층을 포함하는 지구성 전기적 변경 기억 셀.
  13. 제12항에 있어서, 상기 두번째 이산화규소 층이 상기 첫번째 이산화규소 층보다 더 두꺼운 지구성 전기적 변경 기억 셀.
  14. 첫번째 표면을 가지며, 이 표면에 각각 배치되고 이 첫번째 전도성 형과 반대인 두번째 전도성 형인 첫번째 지지체 지역 및 두번째 지지체 지역을 포함하는 첫번째 전도성 형의 지지체; 상기 셀에 저장될 자료가 하나의 이원 상태를 가질때 첫번째 자료 전위가 적용되고 상기 셀에 저장될 자료가 다른 이원 상태를 가질때 두번째 자료 전위가 적용되는, 상기 첫번째 지지체 지역에 첫번째 자료 전위와 두번째 자료 전위중 하나를 선택적으로 적용하기 위한 수단; 상기 지지체의 상기 첫번째 표면에 평행한 편평한 바닥 표면 및 이 바닥 표면에 실질적으로 수직인 적어도 하나의 측벽을 갖고 상기 두번째 지지체 지역에 용량적으로 커플링된 첫번째 부분과 이 첫번째 부분으로부터 전기 절연된 두번째 부분을 포함하며, 상기 첫번째 표면으로 부터 떨어져 있는 첫번째 전기 절연 폴리실리콘 층; 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분에 용량적으로 커플링되어 있고 상기 첫번째 표면으로 부터 떨어져 있으며, 상기 첫번째 지지체 지역과 상기 두번째 지지체 지역사이에 뻗어있는 첫번째 부분 및 상기 측벽과 전기 접촉된 적어도 하나의 표면을 가지며 상기 첫번째 폴리실리콘층의 상기 두번째 부분에 용량적으로 커플링되어 있고 두번째 폴리실리콘 층의 상기 첫번째 부분으로 부터 전기절연되어 있는 두번째 부분을 갖는 두번째 전기 절연 풀리실리콘 층; 상기 첫번째 폴리실리콘 층의 상기 두번째 부분에 첫번째 바이어스 전위를 선택적으로 적용하기 위한 수단; 상기 두번째 폴리실리콘 층의 상기 첫번째 부분에 첫번째 대조 전위를 선택적으로 적용하기 위한 수단(상기 첫번째 대조용 전위는 상기 첫번째 지지체 지역의 전위가 상기 두번째 지지체 지역으로 전기 커플링되기 위해 상기 두번째 전도체 형으로 상기 각각의 지지체 지역 사이의 상기 지지체의 전도체형의 전환시키도록 선택되며, 상기 대조 전위 상기 자료 전위 및 상기 바이어스 전위는 상기 하나의 이원 상태를 저장하기 위한 상기 두번째 폴리실리콘 층의 상기 첫번째 부분에 상기 대조 전위 및 상기 첫번째 지지체 지역에 상기 첫번째 자료 전위 적용시 상기 첫번째 폴리실리콘 층의 상기 두번째 부분으로 부터 상기 두번째 폴리실리콘 층의 상기 두번째 부분에 전자들이 도입되도록 선택되고, 상기 다른 이원 상태를 저장하기 위한 상기 두번째 폴리실리콘 층의 상기 첫번째 부분에 상기 대조 전위 및 상기 첫번째 지지체 지역에 상기 두번째 자료 전위 적용시 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분으로부터 전자들이 제거되도록 선택된다; 및 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 전위를 감지하는 수단을 포함하는 지구성 전기 변경 기억 셀.
  15. 제14항에 있어서, 상기 두번째 지지체 지역의 경계가 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 경계와 일렬로 배열되는 지구성 전기 변경 기억 셀.
  16. 제14항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 부분이 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 부적으로 겹쳐지는 지구성 전기 변경 기억 셀.
  17. 제16항에 있어서, 상기 두번째 지지체 지역의 경계가 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 경계와 일렬로 배열되는 지구성 전기 변경 기억 셀.
  18. 제14항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 부분이 단지상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 상기 측벽과 접촉하는 지구성 전기 변경 기억 셀.
  19. 제18항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 부분이 단지상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 상기 측벽의 부분과 접촉하는 지구성 전기 변경 기억 셀.
  20. 제18항에 있어서, 상기 두번째 지지체 지역의 경계가 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 경계와 일렬로 배열되는 지구성 전기 변경 기억 셀.
  21. 제14항에 있어서, 상기 첫번째 폴리실리콘 층의 상기 두번째 부분이 상기 기억 셀의 프로그래밍 전극을 포함하고, 상기 첫번째 폴리실리콘 층의 첫번째 부분 및 상기 두번째 폴리실리콘 층의 두번째 부분이 상기 기억 셀의 플로팅 게이트를 포함하고 상기 두번째 폴리실리콘 층의 첫번째 부분이 상기 기억 셀의 삭제 전극을 포함하는 지구성 전기 변경 기억 셀.
  22. 첫번째 표면을 가지며, 이 첫번째 표면에 각각 배치되고 첫번째 전도성 형과 반대인 두번째 전도성 형인 첫번째 지지체 지역을 갖는 첫변째 전도성 형의 지지체; 상기 셀에 저장될 자료가 하나의 이원 상태를 가질때 첫번째 자료 전위가 적용되고 상기 셀에 저장될 자료가 다른 이원 상태를 가질때 두번째 자료 전위가 적용되는, 상기 첫번째 지지체 지역에 첫번째 자료 전위와 두번째 자료 전위중 하나를 선택적으로 적용하기 위한 수단; 상기 지지체의 상기 첫번째 표면에 평행한 편평한 바닥 표면 및 이 바닥 표면에 실질적으로 수직인 적어도 하나의 측벽을 갖는 첫번째 부분 및 두번째 부분(이 두 부분들은 서로 전기 절연되어 있고 상기 첫번째 지지체 지역으로 부터 떨어져 있다)을 포함하며, 상기 첫번째 표면으로 부터 떨어져 있는 첫번째 전기 절연 폴리실리콘 층; 상기 첫번째 지지체 지역과 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분사이에 뻗어있으며 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 미리 결정된 부분과 겹쳐지고 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 용량적으로 커플링된 첫번째 부분 및 상기 첫번째 부분과 전기 절연되고 상기 첫번째 폴리실리콘 층의 상기 두번째 부분에 용량적으로 커플링되고 상기 측벽과 전기 접촉된 표면 적어도 하나를 가지는 두번째 부분을 갖고 상기 첫번째 표면으로 부터 떨어져 있는 두번째 전기 절연 폴리실리콘 층; 상기 첫번째 폴리실리콘 층의 상기 두번째 부분에 첫번째 바이어스 전위를 선택적으로 적용하기 위한 수단; 상기 두번째 폴리실리콘 층의 상기 첫번째 부분에 첫번째 대조 전위를 선택적으로 적용하기 위한 수단(상기 대조전위, 상기 자료 전위 및 상기 바이어스 전위는 상기 하나의 이원 상태를 저장하기 위한 상기 두번째 폴리실리콘 층의 상기 첫번째 부분에 상기 대조 전위 및 상기 첫번째 지지체 지역에 상기 첫번째 자료 전위 적용시 상기 첫번째 폴리실리콘 층의 상기 두번째 부분으로 부터 상기 두번째 폴리실리콘 층의 상기 두번째 부분에 전자들이 도입되도록 선택되고, 상기 다른 이원 상태를 저장하기 위한 상기 두번째 폴리실리콘 층의 상기 첫번째 부분에 상기 대조 전위 및 상기 첫번째 지지체 지역에 상기 두번째 자료 전위 작용시 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분으로 부터 전자들이 제거되도록 선택된다); 및 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 전위를 감지하는 수단을 포함하는 지구성 전기 변경 기억셀.
  23. 제22항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 부분이 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 부분적으로 겹쳐지는 지구성 전기 변역 기억 셀.
  24. 제22항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 부분이 단지 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 상기 측벽과 접촉하는 지구성 전기 변역 기억 셀.
  25. 제22항에 있어서, 상기 두번째 폴리실리콘 층의 상기 두번째 부분이 단지 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 상기 측벽의 부분과 접촉하는 지구성 전기 변역 기억 셀.
  26. 절연층을 형성하여 상기 첫번째 전도성 층의 모든 노출된 표면들을 덮고; 마스킹 층이 상기 첫번째 전도성 층의 상부 모서리에 대한 희석제이도록 상기 차단 표면상에 첫번째 마스킹층을 침착시키고; 상기 전도체의 상부 모서리에서 절연 층을 노출시키기 위해서 상기 마스킹 층의 일부를 제거하고; 두번째 마스킹층을 침착시켜서 상기 첫번째 전도체 층의 한 측벽상에 측벽 접촉이 형성될 곳을 제외한 모든 곳을 마스킹하고; 상기 절연층의 노출된 부분을 제거하여 상기 첫번째 전도성 층의 측벽의 적어도 어떤 부분을 노출시키고; 상기 첫번째 및 두번째 마스킹 층을 제거하고; 전 표면상에 상기 두번째 전도성 층을 형성하고; 상기 두번째 전도성 층을 마스킹하여 상기 첫번째 폴리실리콘 층의 상기 부분과 부분적으로 겹쳐지고 노출된 측벽에서 상기 첫번째 전도성 층과 접촉하는 부분을 마스킹하고; 상기 두번째 전도성 층의 노출된 부분들을 제거하는; 단계들로 구성되는, 상기 첫번째 전도성 층이 상기 바닥 표면에 실질적으로 수직인 측벽 적어도 하나를 가지며 상기 지지체 표면에 실질적으로 평행한 편평한 바닥 표면을 포함하고 지지체의 표면에 대해 형성된, 첫번째 전도성 층과 두번째 전도성 층 사이의 측벽 접촉 형성 방법.
  27. 제26항에 있어서, 상기 지지체의 전도성 형과 반대인 전도성 형을 갖는 상기 지지체의 표면내에 지지체 지역을 형성하는 단계를 포함하고; 상기 폴리실리콘 층의 일부분이 유지되는 상기 폴리실리콘 층의 표면의 일부분을 마스킹하는 상기 단계가 그의 경계가 상기 지지체 지역의 경계와 일렬로 배열되도록 상기 부분을 마스킹하는 단계를 포함하는 방법.
  28. 제26항에 있어서, 첫번째 전도성 층을 형성하고 두번째 전도성 층을 형성하는 상기 단계들이 각각 폴리실리콘의 첫번째 층과 폴리실리콘의 두번째 층을 형성하는 것을 포함하는 방법.
  29. 제26항에 있어서, 첫번째 절연층을 형성하는 단계가 이산화규소의 층을 형성하는 단계를 포함하는 방법.
  30. 제26항에 있어서, 상기 첫번째 마스킹 층이 광내식막을 포함하고, 첫번째 마스킹 층을 침착시키는 단계가 상기 두번째 마스킹 층이 첨가될 수 있도록 상기 첫번째 마스킹 층을 무감화시키는 단계를 포함하는 방법.
  31. 실리콘 지지체상에 이산화규소의 첫번째 층을 형성하고; 상기 첫번째 이산화규소 층의 상부에 폴리실리콘의 첫번째 층을 형성하고; 상기 폴리실리콘 층의 일부분이 남아있는 곳의 상기 폴리실리콘의 표면의 일부를 마스킹하고; 상기 폴리실리콘 층의 상기 노출된 부분들을 제거하고; 상기 마스크를 제거하고; 전 노출된 표면상에 질화물 층을 형성하고; 상기 첫번째 폴리실리콘 층의 측벽 부분들을 제외한 모든 지역에서 상기 질화물 층을 제거하고; 상기 첫번째 폴리실리콘 층의 한 측벽상에 마스크를 형성하고; 상기 마스크에 의해 보호되지 않은 모든 측벽 질화물을 제거하고; 상기 마스크를 제거하고; 상기 남아있는 측벽 질화물의 노출된 표면을 제외한 모든 노출된 표면상에 두번째 이산화규소 층을형성하고; 남아있는 질화물 측벽을 제거하고; 전 노출된 표면상에 상기 두번째 폴리실리콘 층을 형성하고; 사기 두번째 폴리실리콘층을 마스킹하여 상기 첫번째 폴리실리콘 층의 상기 부분과 부분적으로 겹쳐지고 그의 노출된 측벽에서 상기 첫번째 폴리실리콘 층의 상기 부분과 접촉하고 있는 부분을 마스킹하고; 상기 두번째 폴리실리콘 층의 노출된 부분들을 제거하는 단계들로 구성되는 실리콘 지지체상의 서로 다른 폴리실리콘 층들 사이에 측벽 접촉을 형성하는 방법.
  32. 지지체상에 미리 결정된 이산화규소의 첫번째 층을 형성하고; 상기 첫번째 이산화규소 층의 상부에 첫번째 폴리실리콘 층을 형성하고; 상기 이산화규소 층밑의 지지체에 이온이 이식되는 것을 차단시키기에 충분한 미리결정된 두께의 상기 첫번째 폴리실리콘 층의 표면상에 질화물의 첫번째 층과 이산화규소의 두번째 층을 형성하고; 상기 첫번째 폴리실/실리콘 층의 첫번째 및 두번째 부분들이 형성될 곳을 제외하고는 상기 첫번째 질화물 및 두번째 이산화규소 층들의 상기 노출된 부분들을 제거하고; 상기 첫번째 폴리실리콘 층의 두번째 부분이 형성될 곳에 상응하는 상기 첫번째 폴리실리콘 층의 노출된 부분위에 첫번째 마스크를 형성하고; 상기 첫번째 폴리실리콘층의 첫번째 부분에 상응하는, 노출된 지역내의 상기 첫번째 폴리실리콘 층밑의 지지체네에 도핑된 지역을 이식하고; 상기 첫번째 마스크 및 상기 두번째 이산화규소 층을 제거하고; 상기 첫번째 폴리실리콘 층의 노출된 표면상에 세번째 이산화규소 층을 열 성장시키고; 상기 세번째 이산화규소 층에 의해 마스킹되지 않은 상기 첫번째 폴리실리콘 층 전부와 상기 질화물 층을 제거함으로 상기 첫번째 폴리실리콘 층의 상기 첫번째 및 두번째 부분들을 형성하고; 상기 첫번째 폴리실리콘 층의 상기 첫번째 및 두번째 부분들의 측벽을 덮기 위해 네번째 이산화규소 층을 형성하고; 마스킹 층이 상기 첫번째 폴리실리콘 층의 상부 모서리에 대한 희석제이도록 첫번째 마스킹 층을 침착시키고; 상기 첫번째 폴리실리콘 층의 상기 첫번째 및 두번째 부분의 상부 모서리에서 상기 세번째 및 네번째 이산화규소 층의 일부분을 노출시키기 위해서 상기 첫번째 마스킹층의 일부분을 제거하고; 두번째 폴리실리콘 층의 첫번째 및 두번째 부분이 형성될 것올 제외하고는 모든 곳을 마스킹하기 위해서 두번째 마스킹 층을 침착시키고; 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분의 측벽중 하나의 부분을 노출시키기 위해서 상기 네번째 이산화규소 층 및 밑에 있는 세번째 이산화 규소 층의 노출된 부분들의 미리 결정된 부분을 제거하고; 상기 첫번째 및 두번째 마스킹 층을 제거하고; 모든 노출된 표면들상에 상기 두번째 폴리실리콘 층을 형성하고; 상기 두번째 폴리실리콘 층을 마스킹하여 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 부분적으로 겹쳐지고 상기 첫번째 산화물 층과 부분적으로 겹쳐진 첫번째 부분 및 노출된 측벽에서 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 접촉하고 상기 첫번째 폴리실리콘 층의 상기 두번째 부분과 부분적으로 겹쳐진 두번째 부분을 마스킹하고; 상기 두번째 폴리실리콘 층의 노출된 부분을 제거하는 단계들을 포함하는 실리콘 지지체상에 지구성 전기 변경 기억 셀을 형성하는 방법.
  33. 제32항에 있어서, 상기 첫번째 마스킹 층이 광내식막을 포함하고, 상기 첫번째 마스킹 층을 침착시키는 단계가 두번째 마스킹층이 첨가될 수 있도록 상기 첫번째 마스킹 층을 무감화시키는 단계를 포함하는 방법.
  34. 제32항에 있어서, 첫번째 및 두번째 부분들을 형성하기 위한 상기 두번째 폴리실리콘 층을 마스킹하는 단계가 에치 스톱뒤에 에칭을 포함하는 방법.
  35. 제32항에 있어서, 상기 두번째 폴리실리콘 층의 첫번째 및 두번째 부분을 형성하는 단계가, 상기 폴리실리콘 층의 표면상에 마스킹 산화물을 형성하고; 상기 마스킹 산화물 및 상기 두번째 폴리실리콘 층을 마스킹하여 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 부분적으로 겹쳐지고 상기 첫번째 산화물 층과 부분적으로 겹쳐지는 첫번째 부분 및 그의 노출된 측벽에서 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 접촉하고 상기 첫번째 폴리실리콘 층의 상기 두번째 부분과 부분적으로 겹쳐지는 두번째 부분을 마스킹하고; 종말점 검출로 상기 두번째 반도체 층 및 상기 마스킹 산화물의 노출된 부분을 에칭시켜 폴리실리콘 브리지를 형성하고; 상기 두번째 폴리실리콘 층의 상기 두번째 부분의 폴리실리콘 브리지 부분을 마스킹하고; 상기 두번째 반도체 층의 노출된 부분을 에칭하여 그안의 원하지 않는 폴리실리콘 스트린저를 제거하는 단계들을 포함하는 방법.
  36. 지지체상에 미리 결정된 두께의 이산화규소의 첫번째 층을 형성하고; 상기 첫번째 이산화규소 층의 상부에 첫번째 폴리실리콘 층을 형성하고; 상기 이산화규소 층밑의 지지체에 이온이 이식되는 것을 차단시키기에 충분한 미리결정된 두께의 상기 첫번째 폴리실리콘 층의 표면상에 질화물의 첫번째 층과 이산화규소의 두번째 층을 형성하고; 상기 첫번째 폴리시리콘 층의 첫번째 및 두번째 부분들이 형성될 곳을 제외하고는 상기 첫번째 질화물 및 두번째 이산화규소 층들의 표면을 마스킹하고;상기 첫번째 질화물 및 두번째 이산화규소 층들의 상기 노출된 부분들을 제거하고; 상기 첫번째 폴리실리콘 층의 두번째 부분이 형성될 곳에 상응하는 상기 첫번째 폴리실리콘 층의 노출된 부분위에 첫번째 마스크를 형성하고; 상기 첫번째 폴리실리콘 층의 첫번째 부분에 상응하는, 노출된 지역내의 상기 첫번째 폴리실리콘 층밑의 지지체네에 도핑된 지역을 이식하고; 상기 첫번째 마스크 및 상기 두번째 이산화규소 층을 제거하고; 상기 첫번째 폴리실리콘 층의 노출된 표면상에 세번째 이산화규소 층을 열 성장시키고; 상기 세번째 이산화규소 층에 의해 마스킹되지 않은 상기 첫번째 폴리실리콘 층 전부와 상기 질화물 층을 제거함으로 상기 첫번째 폴리실리콘 층의 상기 첫번째 및 두번째 부분들을 형성하고; 모든 노출된 표면들위에 두번째 질화물 층을 형성하고; 상기 첫번째 폴리실리콘 층의 측벽 부분들을 제외한 모든 지역에서 상기 두번째 질화물 층을 제거하고; 상기 첫번째 폴리실리콘 층의 한 측벽상에 마스크를 형성하고; 이 마스크에 의해 보호되지 않은 모든 측벽 질화물을 제거하고; 상기 마스크를 제거하고; 상기 잔존 측벽 질화물의 노출된 표면을 제외하고 모든 노출된 표면위에 네번째 이산화규소 층을 형성하고; 상기 잔존하는 질화물 측벽을 제거하고; 상구 두번째 폴리실리콘 층을 마스킹하여 상기 첫번째 폴리실리콘층의 상기 첫번째 부분과 부분적으로 겹쳐지고 상기 첫번째 산화물 층과 부분적으로 겹쳐진 첫번째 부분 및 노출된 측벽에서 상기 첫번째 폴리실리콘 층의 상기 첫번째 부분과 접촉하고 상기 첫번째 폴리실리콘 층의 상기 두번째 부분과 부분적으로 겹쳐진 두번째 부분을 마스킹하고; 상기 두번째 폴리실리콘 층의 노출된 부분들을 제거하는 단계들로 구성되는 실리콘 지지체 상의 지구성 전기 변경 기억 셀 형성 방법.
  37. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900700686A 1988-08-03 1989-07-21 전기적 변경가능한 비휘발성 기억 셀의 측벽 접촉 형성 방법 및 장치 KR0165855B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/227,811 US5023694A (en) 1988-08-03 1988-08-03 Side wall contact in a nonvolatile electrically alterable memory cell
US227,811 1988-08-03
PCT/US1989/003157 WO1990001804A1 (en) 1988-08-03 1989-07-21 Method and apparatus for forming a side wall contact in a nonvolatile electrically alterable memory cell

Publications (2)

Publication Number Publication Date
KR900702577A true KR900702577A (ko) 1990-12-07
KR0165855B1 KR0165855B1 (ko) 1999-01-15

Family

ID=22854565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900700686A KR0165855B1 (ko) 1988-08-03 1989-07-21 전기적 변경가능한 비휘발성 기억 셀의 측벽 접촉 형성 방법 및 장치

Country Status (7)

Country Link
US (1) US5023694A (ko)
EP (1) EP0429509B1 (ko)
JP (1) JP2512181B2 (ko)
KR (1) KR0165855B1 (ko)
AT (1) ATE161360T1 (ko)
DE (1) DE68928501T2 (ko)
WO (1) WO1990001804A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153143A (en) * 1990-02-26 1992-10-06 Delco Electronics Corporation Method of manufacturing CMOS integrated circuit with EEPROM
US5409568A (en) * 1992-08-04 1995-04-25 Vasche; Gregory S. Method of fabricating a microelectronic vacuum triode structure
DE69531349D1 (de) * 1995-10-31 2003-08-28 St Microelectronics Srl Spannungsgenerator für nichtflüchtige elektrisch-programmierbare Speicherzellen
US6492678B1 (en) 2000-05-03 2002-12-10 Linear Technology Corporation High voltage MOS transistor with gate extension
US7754552B2 (en) * 2003-07-29 2010-07-13 Intel Corporation Preventing silicide formation at the gate electrode in a replacement metal gate technology
JP4670243B2 (ja) * 2004-01-29 2011-04-13 ヤマハ株式会社 Ｅｅｐｒｏｍの製法
US8461335B2 (en) 2009-06-30 2013-06-11 Nalco Company Acid gas scrubbing composition
US9555364B2 (en) 2009-06-30 2017-01-31 Nalco Company Acid gas scrubbing composition
US8541622B2 (en) 2009-06-30 2013-09-24 Nalco Company Acid gas scrubbing composition
US8318114B2 (en) 2010-04-16 2012-11-27 Nalco Company Composition for treating acid gas
JP5588293B2 (ja) * 2010-09-30 2014-09-10 セイコーインスツル株式会社 半導体不揮発性メモリ装置
US8765083B2 (en) 2010-11-19 2014-07-01 Nalco Company Acid gas absorbent composition
CN102214702B (zh) * 2011-05-23 2016-02-17 上海华虹宏力半导体制造有限公司 半导体电容器结构及其形成方法
CN103426728B (zh) * 2013-08-29 2017-06-09 上海华虹宏力半导体制造有限公司 电容器结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300212A (en) * 1979-01-24 1981-11-10 Xicor, Inc. Nonvolatile static random access memory devices
US4373250A (en) * 1980-11-17 1983-02-15 Signetics Corporation Process for fabricating a high capacity memory cell
JPS5846678A (ja) * 1981-09-14 1983-03-18 Oki Electric Ind Co Ltd Ｐｎｐｎ半導体スイツチ
NL8200756A (nl) * 1982-02-25 1983-09-16 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS60226281A (ja) * 1984-04-25 1985-11-11 Hitachi Ltd ビデオカメラの信号処理装置
JPS61131486A (ja) * 1984-11-29 1986-06-19 Res Dev Corp Of Japan 半導体不揮発性メモリ
JPS61208865A (ja) * 1985-03-13 1986-09-17 Mitsubishi Electric Corp 半導体記憶装置
US4599706A (en) * 1985-05-14 1986-07-08 Xicor, Inc. Nonvolatile electrically alterable memory
US4752912A (en) * 1985-05-14 1988-06-21 Xicor, Inc. Nonvolatile electrically alterable memory and method
US4764801A (en) * 1985-10-08 1988-08-16 Motorola Inc. Poly-sidewall contact transistors
US4706102A (en) * 1985-11-07 1987-11-10 Sprague Electric Company Memory device with interconnected polysilicon layers and method for making
IT1191566B (it) * 1986-06-27 1988-03-23 Sgs Microelettronica Spa Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione
US4872050A (en) * 1988-03-15 1989-10-03 Mitsubishi Denki Kabushiki Kaisha Interconnection structure in semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
WO1990001804A1 (en) 1990-02-22
EP0429509B1 (en) 1997-12-17
KR0165855B1 (ko) 1999-01-15
DE68928501D1 (de) 1998-01-29
ATE161360T1 (de) 1998-01-15
EP0429509A1 (en) 1991-06-05
EP0429509A4 (en) 1992-07-08
JPH04502232A (ja) 1992-04-16
JP2512181B2 (ja) 1996-07-03
DE68928501T2 (de) 1998-05-07
US5023694A (en) 1991-06-11

Similar Documents

Publication Publication Date Title
US5021848A (en) Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
US5411905A (en) Method of making trench EEPROM structure on SOI with dual channels
US4404577A (en) Electrically alterable read only memory cell
US4203158A (en) Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
KR100207504B1 (ko) 불휘발성 메모리소자, 그 제조방법 및 구동방법
US7307308B2 (en) Buried bit line non-volatile floating gate memory cell with independent controllable control gate in a trench, and array thereof, and method of formation
US5019879A (en) Electrically-flash-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area
US5413946A (en) Method of making flash memory cell with self-aligned tunnel dielectric area
US20070047304A1 (en) Non-volatile semiconductor memory device and method of manufacturing the same
KR100423075B1 (ko) 반도체 장치 및 그 제조 방법
JPH0650363U (ja) 電気的にプログラム可能で消去可能なメモリー・セル
KR900702577A (ko) 지구성 전기 삭제 기억 셀에 있어서 측벽 접촉 형성 방법 및 장치
WO2007036876A1 (en) Double gate non-volatile memory device and method of manufacturing
JPH088313B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR100297720B1 (ko) 플래쉬메모리셀및그제조방법
US6017792A (en) Process for fabricating a semiconductor device including a nonvolatile memory cell
US6284599B1 (en) Method to fabricate a semiconductor resistor in embedded flash memory application
US5340768A (en) Method of fabricating self-aligned field-plate isolation between control electrodes
US20020055228A1 (en) Sidewall process to improve the flash memory cell performance
US20070096222A1 (en) Low voltage nanovolatile memory cell with electrically transparent control gate
KR100196594B1 (ko) 불휘발성 반도체 기억 장치의 메모리 셀의 형성 방법
US6703662B1 (en) Semiconductor device and manufacturing method thereof
KR20020088554A (ko) 플래시 메모리의 셀 및 그 형성 방법
KR20230031334A (ko) 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법
CN111952308A (zh) 具有辅助栅的闪存存储器及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090917

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee