JPS5846678A - Ｐｎｐｎ半導体スイツチ - Google Patents
Ｐｎｐｎ半導体スイツチInfo
- Publication number
- JPS5846678A JPS5846678A JP56143934A JP14393481A JPS5846678A JP S5846678 A JPS5846678 A JP S5846678A JP 56143934 A JP56143934 A JP 56143934A JP 14393481 A JP14393481 A JP 14393481A JP S5846678 A JPS5846678 A JP S5846678A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- anode
- semiconductor switch
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 34
- 229910052782 aluminium Inorganic materials 0.000 abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 33
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 230000035945 sensitivity Effects 0.000 abstract description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000001052 transient effect Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000004411 aluminium Substances 0.000 abstract 2
- 230000032683 aging Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 41
- 229910052710 silicon Inorganic materials 0.000 description 41
- 239000010703 silicon Substances 0.000 description 41
- 229920005591 polysilicon Polymers 0.000 description 28
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100119767 Caenorhabditis elegans fat-4 gene Proteins 0.000 description 1
- 101100468762 Caenorhabditis elegans ric-3 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241001655798 Taku Species 0.000 description 1
- 241000244317 Tillandsia usneoides Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- NBJBFKVCPBJQMR-APKOLTMOSA-N nff 1 Chemical compound C([C@H](NC(=O)[C@H](CCC(N)=O)NC(=O)[C@H](CCC(N)=O)NC(=O)[C@@H]1CCCN1C(=O)[C@H](CCCCN)NC(=O)[C@@H]1CCCN1C(=O)CC=1C2=CC=C(C=C2OC(=O)C=1)OC)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)NCC(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCCNC=1C(=CC(=CC=1)[N+]([O-])=O)[N+]([O-])=O)C(=O)NCC(O)=O)C1=CC=CC=C1 NBJBFKVCPBJQMR-APKOLTMOSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、交換機用通話路スイッチなどとして使用さ
れる半導体プレーナ構造の半導体スイッチ、特に高耐圧
特性を有するＰＮＰＮ半導体スイッチに関するものであ
る。
れる半導体プレーナ構造の半導体スイッチ、特に高耐圧
特性を有するＰＮＰＮ半導体スイッチに関するものであ
る。
一般にＴｈ ＰＮＰＮ半導体スイッチは、Ｐｒ−）領域
に？−）電流を注入するか、Ｐゲート領域とＮｌ”−）
領域（Ｎｌｌシリコン基板）で形成される接合に光を照
射し、光電流を発生させることでスイッチングする。
に？−）電流を注入するか、Ｐゲート領域とＮｌ”−）
領域（Ｎｌｌシリコン基板）で形成される接合に光を照
射し、光電流を発生させることでスイッチングする。
このようなＰＮＰＮ半導体スイッチの性能は、ｖ
駆動感度、／ｄ、耐量、耐圧特性で示される。
駆動感度特性は、ＰＮＰＮ半導体スイッチをスイッチン
グさせるｆ−）電流または光電流で示され、Ｐゲートと
カソード間に並列に接続するシャント抵抗の値で制御す
ることができる。一般に。
グさせるｆ−）電流または光電流で示され、Ｐゲートと
カソード間に並列に接続するシャント抵抗の値で制御す
ることができる。一般に。
シャント抵抗値が大きいと高感度であシ、わずがな電流
または光でスイッチングさせることがで龜る。
または光でスイッチングさせることがで龜る。
しかし、ＰＮＰＮ半導体半導ラス○駆動感度が大きすぎ
ると、アノード・カソード間に急峻な立ち上が９時間を
もつ入力電圧が印加された場合。
ると、アノード・カソード間に急峻な立ち上が９時間を
もつ入力電圧が印加された場合。
Ｐゲート領域にダート電流を注入しなくても、ｔた光を
照射しなくても、ＰＮＰＮ半導体スイッチの内部のＰＮ
接合で発生する過渡電流によル、ＰＮＰＮ半導体スイッ
チがスイッチングしてしまうことがある。すなわち：
ｄｖ／ｄ、ｔＸ動作する。
照射しなくても、ＰＮＰＮ半導体スイッチの内部のＰＮ
接合で発生する過渡電流によル、ＰＮＰＮ半導体スイッ
チがスイッチングしてしまうことがある。すなわち：
ｄｖ／ｄ、ｔＸ動作する。
ｄマ／
雑音に対する強さを示すこの ／ｄｔ酎輩耐、性は。
前記シャント抵抗のｉによ’）ｍ７＋：＃）、シャント
抵抗の値が小さければ誤動作しにくく、シャント抵抗の
値が大きいと誤動作しやすい。
抵抗の値が小さければ誤動作しにくく、シャント抵抗の
値が大きいと誤動作しやすい。
このように、ＰＮＰＮ半導体半導ラスインナて。
にくさ）とは相反する関係にある。
また、ＰＮＰＮ半導体スイッチは、非スイッチ時に、ア
ノード・カンード間電圧に対して順方向。
ノード・カンード間電圧に対して順方向。
逆方向のいずれにも為耐圧特性を示す必要がある。
すなわち、ＩＩＴＰＮ半導体スイッチを構成する各接合
の降伏電圧が低く雪崩電流が生じたシ、またはＰＮＰＮ
半尋体スイッチを構成するＰ Ｎ Ｐ ６ＵやＮＰＮ部
がパンデス５ルー現象をおこし電流が流れたシすると、
それらの電流がＰＮＰＮ半導体スイッチを誤動作させて
しまう、 良好なＰＮＰＮ半導体スイッチにおいては、以上の高耐
圧特性、高ｄｖ／ｄ、耐量特性、高駆動感度特性のすべ
てが満足されなければならない。゛高ｄｖ／、、耐量と
高駆動感度とを同時に実現した単体デバイスとしては、
プレーナ型ＰＮＰＮ素子トｄｖ／ｄｔ＃１動作防止用め
ＭＯＳ ＦＥＴと’ｔ一体構ｉとしたＭＡＣ（ＭＯ８
型付加回路：ＭＯ８Ａｓｓｏｃｉａｔｅｄ Ｃ１ｒｃｕ
ｉＬｒ）’ ）付ＰＮＰＮ半導体スイッチがある。これ
を従来のＰＮＰＮ牛導体ス型拡゛散′領域、ｉはＰゲー
ト領域となるＰ１１！拡散領域、３はカソード領域ｉよ
ｕＭＯ８ＦＥＴのソース領域となるＮ−拡散領域、４は
ＭＯＳＦＥＴのドレイン領域となるＮｆｆ１拡散領域、
５紘アノ−゛ド電極、５′社アノード端子、６社アルミ
ゲート電極、７はア／−）１に極、とアルｉ’ｙ”−）
［極。を結線するアルミ配線、８はＭＯＳ Ｆ止Ｔの
ポリシリコンダート電極、９はポリレリコングート電極
８の一部の形状を変えて形成した抵抗、１０は拡散領域
２，４を結線するＰゲート電極、１１はＮゲート領域と
して作用するＮ減シリコン基板である。′１２はＰ型拡
散領域１．２間に挾まれるＮ型シリコン基板１１Ｃ）表
面に形成された半絶縁膜。
の降伏電圧が低く雪崩電流が生じたシ、またはＰＮＰＮ
半尋体スイッチを構成するＰ Ｎ Ｐ ６ＵやＮＰＮ部
がパンデス５ルー現象をおこし電流が流れたシすると、
それらの電流がＰＮＰＮ半導体スイッチを誤動作させて
しまう、 良好なＰＮＰＮ半導体スイッチにおいては、以上の高耐
圧特性、高ｄｖ／ｄ、耐量特性、高駆動感度特性のすべ
てが満足されなければならない。゛高ｄｖ／、、耐量と
高駆動感度とを同時に実現した単体デバイスとしては、
プレーナ型ＰＮＰＮ素子トｄｖ／ｄｔ＃１動作防止用め
ＭＯＳ ＦＥＴと’ｔ一体構ｉとしたＭＡＣ（ＭＯ８
型付加回路：ＭＯ８Ａｓｓｏｃｉａｔｅｄ Ｃ１ｒｃｕ
ｉＬｒ）’ ）付ＰＮＰＮ半導体スイッチがある。これ
を従来のＰＮＰＮ牛導体ス型拡゛散′領域、ｉはＰゲー
ト領域となるＰ１１！拡散領域、３はカソード領域ｉよ
ｕＭＯ８ＦＥＴのソース領域となるＮ−拡散領域、４は
ＭＯＳＦＥＴのドレイン領域となるＮｆｆ１拡散領域、
５紘アノ−゛ド電極、５′社アノード端子、６社アルミ
ゲート電極、７はア／−）１に極、とアルｉ’ｙ”−）
［極。を結線するアルミ配線、８はＭＯＳ Ｆ止Ｔの
ポリシリコンダート電極、９はポリレリコングート電極
８の一部の形状を変えて形成した抵抗、１０は拡散領域
２，４を結線するＰゲート電極、１１はＮゲート領域と
して作用するＮ減シリコン基板である。′１２はＰ型拡
散領域１．２間に挾まれるＮ型シリコン基板１１Ｃ）表
面に形成された半絶縁膜。
１３は半絶縁膜１２とアルミ配線７とに挾まれた絶縁膜
たとえばシリコン酸化膜、１４はＮ型シリコン基板１１
の表面に形成された半絶縁膜で半絶縁１［１２を除く部
分、１５−前記絶縁膜１３以外の絶縁膜である。ｔた、
１６はＮｍ拡散領域３よｊ） ｊｌｌ １ ＃Ａ（Ａ）
には示されていない電極を通して取出したカソード端子
、１７はカソード端子１６とＰゲート電極１０との間を
電気的に結合するシャント抵抗である。
たとえばシリコン酸化膜、１４はＮ型シリコン基板１１
の表面に形成された半絶縁膜で半絶縁１［１２を除く部
分、１５−前記絶縁膜１３以外の絶縁膜である。ｔた、
１６はＮｍ拡散領域３よｊ） ｊｌｌ １ ＃Ａ（Ａ）
には示されていない電極を通して取出したカソード端子
、１７はカソード端子１６とＰゲート電極１０との間を
電気的に結合するシャント抵抗である。
このようなＰＮＰＮ半導体スイッチにおいては、アルｔ
ｆ−）電極６とポリシリコンｆ−）電極８との間に容量
Ｃ１が形成される。さらに、ポリシリコンｒ−）電極８
と拡散領域２ 、３ 、’４間に容量Ｃ８が形成される
。
ｆ−）電極６とポリシリコンｆ−）電極８との間に容量
Ｃ１が形成される。さらに、ポリシリコンｒ−）電極８
と拡散領域２ 、３ 、’４間に容量Ｃ８が形成される
。
また、Ｐ厘拡散領域ｌｌ、ＮＩＪ＆Ｖリコン基板１Ｆ。
Ｐ蓋拡散領域２およびＮ飄拡散領域３でＰＮＰＮ素子が
構成される。 − さらに、Ｎｍ拡散領域３をソース、Ｎ減拡散領域４をド
レイン、ｐｍ拡散領域２を基板、ｆ−）電極６，８を２
層ｒ−）として、これらで２層ダートＭＯ８ＦＥＴが構
成される。このＭＯＳＦＥＴと抵抗９およびＰゲート電
極ｌＯでＭＡＣを構成する。ここで、前記抵抗９は、前
記容量Ｃ１゜Ｃ意とで、前記ＭＡＣのＭＯＳ ＦＥＴ
のポリシリコンク４−ト電極８の放電回路を形成してい
る。
構成される。 − さらに、Ｎｍ拡散領域３をソース、Ｎ減拡散領域４をド
レイン、ｐｍ拡散領域２を基板、ｆ−）電極６，８を２
層ｒ−）として、これらで２層ダートＭＯ８ＦＥＴが構
成される。このＭＯＳＦＥＴと抵抗９およびＰゲート電
極ｌＯでＭＡＣを構成する。ここで、前記抵抗９は、前
記容量Ｃ１゜Ｃ意とで、前記ＭＡＣのＭＯＳ ＦＥＴ
のポリシリコンク４−ト電極８の放電回路を形成してい
る。
また、−ｈ記ＰＮＰＮ半導体スイッチにおいては。
高感度特性を良好にするため、通常、シャント抵抗１７
に太きｂ値が選ばれる。
に太きｂ値が選ばれる。
次に、上記ＰＮＰＮ半導体スイッチの動作を説明する。
いま、抵抗９および容ｉ１ｃ＊ｓｃｔからなるＲＣ回路
の時定数より充分速い立ち上が９時間の急峻°な入力電
圧がアノード・カソード間に印加されると。
の時定数より充分速い立ち上が９時間の急峻°な入力電
圧がアノード・カソード間に印加されると。
アルミダート電極６は、配、線７にょクアノード端子５
′と静電位１ｃなる。
′と静電位１ｃなる。
一方、拡散領域２ ｔ ３ ｔ ４は、Ｐゲート電極１
゜およびシャント抵抗１７の存在で＃１ぼカソード端子
１６と同電位になる。
゜およびシャント抵抗１７の存在で＃１ぼカソード端子
１６と同電位になる。
この時、−リシリコング□−ト電極８は、容量ＣＩ＋Ｃ
２を分配器と考えた電位に上昇する。このポリシリコン
ダート電極８の電位上昇は、２ケのＮ型拡散領域３．４
間のＰ製拡散！城２（Ｐ、ｅ−）領域）表面にＮＷチャ
ンネル、を生じさせ、Ｎ履拡散領域３．４間、ひいては
拡散領域２．４間を低インピーダンスにする。すなわち
、ＰＮＰＮ素子のＰゲート・カソード間が低インピーダ
ンスになシ、スイッチは ／ｄｔｗ４動作しない。
２を分配器と考えた電位に上昇する。このポリシリコン
ダート電極８の電位上昇は、２ケのＮ型拡散領域３．４
間のＰ製拡散！城２（Ｐ、ｅ−）領域）表面にＮＷチャ
ンネル、を生じさせ、Ｎ履拡散領域３．４間、ひいては
拡散領域２．４間を低インピーダンスにする。すなわち
、ＰＮＰＮ素子のＰゲート・カソード間が低インピーダ
ンスになシ、スイッチは ／ｄｔｗ４動作しない。
また、ポリシリコンゲートを極８の電位は、抵抗９．容
Ｊｉ Ｃ＋ ＊ ＣｔからなるＲＣ１銘で放電するが。
Ｊｉ Ｃ＋ ＊ ＣｔからなるＲＣ１銘で放電するが。
スイッチの ／ム糾動作を防ぐに充分な時間の長さに麩
定することは、ポリシリコン抵抗９の、形状。
定することは、ポリシリコン抵抗９の、形状。
不純愉績度をｌｌ１ｉｌ整することによシ容易に達成で
きる。
きる。
仁のようにｓ ｈ ｉ図１２） Ｐ Ｎ ）） Ｎ半博
体スイッチｕ ４６ ｄｖ／４ ｔｉｔ ｋ ４Ｉ 性
ｔ 示ｔ −次に、駆ｌ！特性を考える。第１図のＰＮ
ＰＮ半導体スイッチの駆動方法は、光を％Ｎ型シリコン
基板１１とＰ壁拡敢領域２からできる接合に照射するい
わゆる光躯動をどってもよく、また、Ｐｒ−ト電極１０
に駆動電流を流しこむ、あるいはＮトリコン基板１１よ
シ駆動電流ｉ引き抜くニわゆる電流駆動をとってもよい
。いずれの場、倉にも。
体スイッチｕ ４６ ｄｖ／４ ｔｉｔ ｋ ４Ｉ 性
ｔ 示ｔ −次に、駆ｌ！特性を考える。第１図のＰＮ
ＰＮ半導体スイッチの駆動方法は、光を％Ｎ型シリコン
基板１１とＰ壁拡敢領域２からできる接合に照射するい
わゆる光躯動をどってもよく、また、Ｐｒ−ト電極１０
に駆動電流を流しこむ、あるいはＮトリコン基板１１よ
シ駆動電流ｉ引き抜くニわゆる電流駆動をとってもよい
。いずれの場、倉にも。
駆動ＭＡ度は、ＰＮＰＮ素子の駆動時のＰｆ−）。
カソード関インピーダンスの大きさで決ま−る。
とのようなスイッチの駆動時には、アノード・カソード
−は−流および低周波の交流°信号が一印′加されるの
か埴通である。こりような時、′４リシリコンダート電
極８の電位は、従前のｄ′７ｄｔ入力印加時の場合と具
なシ、抵抗９．Ｐケ゛−ト電極１０を通じてＰ型拡歓領
域２と等電位となっており。
−は−流および低周波の交流°信号が一印′加されるの
か埴通である。こりような時、′４リシリコンダート電
極８の電位は、従前のｄ′７ｄｔ入力印加時の場合と具
なシ、抵抗９．Ｐケ゛−ト電極１０を通じてＰ型拡歓領
域２と等電位となっており。
Ｎ型拡散領域３．４浦にはナヤンネルを生じない。
したがって、駆動時のＰＮＰＮＸ子のＰ′ダート・カソ
ード関インピーダンスはシャント抵抗１７のみによって
決まｉ）、このシャント抵抗１７の値を大きくとってお
けば、充分スイッチは高感度となる。なお、シャント抵
抗１７の大きな値がｄｖ／′ｔ 耐量特性にＬ譬を与えないのｈ既にみたとおりである。
ード関インピーダンスはシャント抵抗１７のみによって
決まｉ）、このシャント抵抗１７の値を大きくとってお
けば、充分スイッチは高感度となる。なお、シャント抵
抗１７の大きな値がｄｖ／′ｔ 耐量特性にＬ譬を与えないのｈ既にみたとおりである。
次に、第１図のＰＮＰＮ半導体スイッチにおいては、半
絶縁膜１２の存在゛によシ、オフ状態において高劇・比
特性を得てａる。いま、７ノード端子５′にカソード端
子１６よシ低い逆バイアスが加わったとする。すると、
ＰＮＰＮＴｈ蓬においそ、Ｐ型拡散領域ｌとＮ娶シリコ
ン基板１１とで構成されるＰＮ接合が逆バイアスにな！
１．大きな空乏層が生じる。いま、かシに、半絶縁膜１
２がないと考えると、アノード電極５とアルミｆ−）電
極６を結線しているアルミ配線７とその直下のＮｍシリ
コン基板１１とは＃１は印加電圧と同じ電位差でＴｏシ
、絶縁膜１３を介してＮｕシリコン基板１１表面に空乏
層が生じ、その空乏層と、Ｐ型拡散領域１および゛ＮＷ
ｉシリコン基板１１とがり゛〈る前記空乏層とがつなが
るた、め、結果的にＰ型拡散領域ｌと２とは空千層を通
じてつなか＃）ｂ ノ！シチスルー現象をおこして電流
が流れ、ＰＮＰＮ素子のアノードのカンード間耐圧はき
わめて小さく表る。
絶縁膜１２の存在゛によシ、オフ状態において高劇・比
特性を得てａる。いま、７ノード端子５′にカソード端
子１６よシ低い逆バイアスが加わったとする。すると、
ＰＮＰＮＴｈ蓬においそ、Ｐ型拡散領域ｌとＮ娶シリコ
ン基板１１とで構成されるＰＮ接合が逆バイアスにな！
１．大きな空乏層が生じる。いま、かシに、半絶縁膜１
２がないと考えると、アノード電極５とアルミｆ−）電
極６を結線しているアルミ配線７とその直下のＮｍシリ
コン基板１１とは＃１は印加電圧と同じ電位差でＴｏシ
、絶縁膜１３を介してＮｕシリコン基板１１表面に空乏
層が生じ、その空乏層と、Ｐ型拡散領域１および゛ＮＷ
ｉシリコン基板１１とがり゛〈る前記空乏層とがつなが
るた、め、結果的にＰ型拡散領域ｌと２とは空千層を通
じてつなか＃）ｂ ノ！シチスルー現象をおこして電流
が流れ、ＰＮＰＮ素子のアノードのカンード間耐圧はき
わめて小さく表る。
しかし、第１図（Ａ）のように半絶縁膜１２が存在する
と、アルミ配線７によってＮ型、シリコン基板１１０表
面に空乏層が生じることを妨げるので、Ｐ型拡散領域１
と２の間で７９ンチスルー現象をオコサず、ＰＮＰＮ素
子はおおむね高耐圧特性を示す。
と、アルミ配線７によってＮ型、シリコン基板１１０表
面に空乏層が生じることを妨げるので、Ｐ型拡散領域１
と２の間で７９ンチスルー現象をオコサず、ＰＮＰＮ素
子はおおむね高耐圧特性を示す。
ここで１通常、半絶縁膜とは膜の比抵抗が約１０”〜１
０”ｆｌａｗ程［（Ｄもの１−いう、−’ｔｔＬＫ対し
て。
０”ｆｌａｗ程［（Ｄもの１−いう、−’ｔｔＬＫ対し
て。
シリコン基板の比抵抗は１〜１０８Ω・鐸、絶縁膜の比
抵抗は少なくとも１０１４０傷以上である。
抵抗は少なくとも１０１４０傷以上である。
半絶縁膜には、通常、酸素を１０〜５０チ混入したポリ
シリコン膜などが使われる。しかし、酸素を含むポリシ
リコン族の電気伝導度表どの性質は、酸素含有量のほか
温度などの膜の生成条件や、生成族の結晶粒の大きさな
どに依存する。したがって、Ｗｒ望の性質をもった半絶
縁膜の製造プロセスは制御性、再現性が難しいという欠
点がある、。
シリコン膜などが使われる。しかし、酸素を含むポリシ
リコン族の電気伝導度表どの性質は、酸素含有量のほか
温度などの膜の生成条件や、生成族の結晶粒の大きさな
どに依存する。したがって、Ｗｒ望の性質をもった半絶
縁膜の製造プロセスは制御性、再現性が難しいという欠
点がある、。
まえ、この種の半絶縁膜は、素子の他の構成部分には用
いないものであシ、集積回路製造の利点である他の構成
部分との同時形成はできず、製造工程が増加するという
欠点がある。
いないものであシ、集積回路製造の利点である他の構成
部分との同時形成はできず、製造工程が増加するという
欠点がある。
また、半絶縁膜は、１００℃程度の温度雰囲気下で１Ｍ
ｖ／１以上の強電界に１００〜１０００時間程度さらさ
れると、その結晶構造によシ、電気的特性が経時的に変
化することがある。そして、たとえば半絶縁膜の半絶縁
性がよシ絶縁性に近づけば、第１図のＰＮＰＮ半導体ス
イッチにおいて素子間耐圧は全くなくなってしまうし、
逆に半絶縁性が導電性に近づけば素子間のリーク電流増
大となる。
ｖ／１以上の強電界に１００〜１０００時間程度さらさ
れると、その結晶構造によシ、電気的特性が経時的に変
化することがある。そして、たとえば半絶縁膜の半絶縁
性がよシ絶縁性に近づけば、第１図のＰＮＰＮ半導体ス
イッチにおいて素子間耐圧は全くなくなってしまうし、
逆に半絶縁性が導電性に近づけば素子間のリーク電流増
大となる。
したがって、半絶縁膜の使用は、信頼性の面でも注意を
払わなければいけなくなる欠点があった。
払わなければいけなくなる欠点があった。
特に、半絶縁膜特性の経時変化紘、高信頼性を必要とす
る交換機用のＰＮＰＮ半導体スイッチには重要な影響を
与える。
る交換機用のＰＮＰＮ半導体スイッチには重要な影響を
与える。
さらに、半絶縁膜の場合は、その直下に空乏層を生じさ
せない効果を示す応答時間が遅いためＪ数十ＫＨｚ以上
の高周波信号や過渡信号に対しては絶縁膜と同じ効果し
かなく耐圧が小さく過渡電流が瞬時流れるという欠点が
あった。
せない効果を示す応答時間が遅いためＪ数十ＫＨｚ以上
の高周波信号や過渡信号に対しては絶縁膜と同じ効果し
かなく耐圧が小さく過渡電流が瞬時流れるという欠点が
あった。
したがって、半絶縁膜を使用した従来技術では。
５００ｖ以上のアノード・カソード関耐圧を有する高信
頼性のグレーナｍＰＮＰＮ半導体スイッチを安定な歩留
シで容易に製造することが極めて困難である欠点を有し
ていた。
頼性のグレーナｍＰＮＰＮ半導体スイッチを安定な歩留
シで容易に製造することが極めて困難である欠点を有し
ていた。
この発明は上記の点に錐みなされたもので、高ｄｖ／ｄ
ｔ耐量、高駆動感度特性を保持したまｔ、半絶縁膜を用
いることなく高耐圧特性を得ることができ、製造も容□
易になシムさらには信頼性も向上するプレーナ構造のＰ
ＮＰＮ半導体スイッチな提供することを目的とする。
ｔ耐量、高駆動感度特性を保持したまｔ、半絶縁膜を用
いることなく高耐圧特性を得ることができ、製造も容□
易になシムさらには信頼性も向上するプレーナ構造のＰ
ＮＰＮ半導体スイッチな提供することを目的とする。
以下この発−明の実施例を図面を参照して説明する。
第２図はこの発明の第１０実施例であって、（Ａ）は平
面図、（Ｂ）は平面図のＢ Ｂ’で切った断面図、（Ｃ
）は等価回路図である。この図において、１８はＮゲー
ト領域としてのＮ型シリコン基板（Ｎ型単結晶半導体基
板）で、その内部表面−所定個所にはアノード領域とし
てのＰ型拡散領域１９がＰ型不純物拡散により形成され
る。さらに、Ｎ臘シリコン基板１８内には、前記Ｐ壓拡
散領域１９から所定の距離だけ離間した部分に、Ｐｆ−
）領域としてのＰ型１拡散領域２０が同じくＰ型不純物
拡散によ多形成される。このＰＷＩｉ拡散領域・２０内
には。
面図、（Ｂ）は平面図のＢ Ｂ’で切った断面図、（Ｃ
）は等価回路図である。この図において、１８はＮゲー
ト領域としてのＮ型シリコン基板（Ｎ型単結晶半導体基
板）で、その内部表面−所定個所にはアノード領域とし
てのＰ型拡散領域１９がＰ型不純物拡散により形成され
る。さらに、Ｎ臘シリコン基板１８内には、前記Ｐ壓拡
散領域１９から所定の距離だけ離間した部分に、Ｐｆ−
）領域としてのＰ型１拡散領域２０が同じくＰ型不純物
拡散によ多形成される。このＰＷＩｉ拡散領域・２０内
には。
その表面側所定の個所にカソード領域およびＭＯＳＦＥ
Ｔのソース領域としてのＮｍ拡散領域２１がＮ製不純物
拡散によ多形成される。さらに、Ｐ渥拡散領域２０内に
は、前記Ｎ型拡散領域２１から所定の距離だけ離間した
部分に、ＭＯＳ ＦＥＴのドレイン領域としてのＮ型
拡散領域２２がＮ型不純物拡散によ多形成される。この
ようにして拡散領域１９．２Ｇ、２１．２２を形成し九
Ｎ ｍ シリコン基板１８の表面の所望の位置には、た
とえば８１０．からなる絶縁膜２３（絶縁物）が形成さ
れる。こむで、Ｎｌｌ拡散領域２１．２２間のＰ証拡散
領域２０上に、Ｎｌｌ拡散領域２１，２２上の一部に延
在して配置された絶縁膜を特に第１のｙ−ト絶縁層２４
という。この第１の？−）Ｍ縁層２４（絶縁物）上に捻
、Ｎ型の多結晶シリコンから形成されてＭＯＳ ＦＥ
Ｔのｆ−）電極として用いられるＩリシリコンｆ−）電
極２５（第１のゲート電１が、Ｎｍ拡散領域２１と２２
間上において配置される。さらに、第１（Ｄｉ”−）絶
縁層２４上には、同じくＮ型の多結晶シリコンから形成
される抵抗２６がポリシリコンｅ−）電極２５と接触し
て配置される。このようにして設けられたポリシリコン
？−）電極２５と抵抗２６上には、たとえば８１０ｍで
形成された嬉２のダート絶縁層２７（絶縁物）が配置さ
れる。そして、第２のｆ−）絶縁層２７上には、／リシ
リコンダート電極２５上に位置してアルミゲート電極２
８（第２のｒ−ト電極）が配置されている。前記Ｐ渥拡
散領域１９上には、これとオーミック接触してアノード
電極２９が設けられる。仁のアノード電極２９はアノー
ド端子３０に接続される。前記アノード電極２９とアル
ミｆ−）電極２８間の絶縁膜２３上にはアルミ配線３１
（第２の配線層）が設けられる。このアルミ配線３１に
よシ、アノード電極２９とアルミゲート電極２８が電気
的に結合される。このアルミ配＠３１とＮ壓シリコン基
板１８との間の絶縁膜２３内には、Ｉリシリコンフィー
ルドプレート電極３２（Ｉｆ！１の配線層）が存在して
いる。
Ｔのソース領域としてのＮｍ拡散領域２１がＮ製不純物
拡散によ多形成される。さらに、Ｐ渥拡散領域２０内に
は、前記Ｎ型拡散領域２１から所定の距離だけ離間した
部分に、ＭＯＳ ＦＥＴのドレイン領域としてのＮ型
拡散領域２２がＮ型不純物拡散によ多形成される。この
ようにして拡散領域１９．２Ｇ、２１．２２を形成し九
Ｎ ｍ シリコン基板１８の表面の所望の位置には、た
とえば８１０．からなる絶縁膜２３（絶縁物）が形成さ
れる。こむで、Ｎｌｌ拡散領域２１．２２間のＰ証拡散
領域２０上に、Ｎｌｌ拡散領域２１，２２上の一部に延
在して配置された絶縁膜を特に第１のｙ−ト絶縁層２４
という。この第１の？−）Ｍ縁層２４（絶縁物）上に捻
、Ｎ型の多結晶シリコンから形成されてＭＯＳ ＦＥ
Ｔのｆ−）電極として用いられるＩリシリコンｆ−）電
極２５（第１のゲート電１が、Ｎｍ拡散領域２１と２２
間上において配置される。さらに、第１（Ｄｉ”−）絶
縁層２４上には、同じくＮ型の多結晶シリコンから形成
される抵抗２６がポリシリコンｅ−）電極２５と接触し
て配置される。このようにして設けられたポリシリコン
？−）電極２５と抵抗２６上には、たとえば８１０ｍで
形成された嬉２のダート絶縁層２７（絶縁物）が配置さ
れる。そして、第２のｆ−）絶縁層２７上には、／リシ
リコンダート電極２５上に位置してアルミゲート電極２
８（第２のｒ−ト電極）が配置されている。前記Ｐ渥拡
散領域１９上には、これとオーミック接触してアノード
電極２９が設けられる。仁のアノード電極２９はアノー
ド端子３０に接続される。前記アノード電極２９とアル
ミｆ−）電極２８間の絶縁膜２３上にはアルミ配線３１
（第２の配線層）が設けられる。このアルミ配線３１に
よシ、アノード電極２９とアルミゲート電極２８が電気
的に結合される。このアルミ配＠３１とＮ壓シリコン基
板１８との間の絶縁膜２３内には、Ｉリシリコンフィー
ルドプレート電極３２（Ｉｆ！１の配線層）が存在して
いる。
このポリシリコンフィールドプレート電極３２は、一端
がＮｕ拡散領賦２１にオーミック結合される。
がＮｕ拡散領賦２１にオーミック結合される。
三方、ポリシリ・ンフィールドプレート電極３２の他端
側は、下においては、拡散領域１９，２０間のＮ型シリ
コン基板１８上でＰ型虻散領域２０に近い領域と、この
ＰｆＪ拡散９ｉｉ斌２０に、ｉた。
側は、下においては、拡散領域１９，２０間のＮ型シリ
コン基板１８上でＰ型虻散領域２０に近い領域と、この
ＰｆＪ拡散９ｉｉ斌２０に、ｉた。
上においては前記アルミ配線３１にそれぞれ絶縁膜２３
の下層部および上層部を介して重なるように存在してい
る。創Ｅ Ｎ 源拡散領域２１には鮎２図（Ａ）から明
らかなようにカンード電極′３８が一気的に結合し、カ
ンード電極３８はカソード端子３３に結合している。３
４はＰ型拡散領域２０およびＮ型拡散領域２２上に、こ
れらと接触配置されるＰダート電極で′ｊ）′Ｅ３゜前
記抵抗２６は、このＰゲート′磁極３４と前記ポリシリ
コンク゛−）ｔ＆２５間が１気的に接続されるように配
置されている。
の下層部および上層部を介して重なるように存在してい
る。創Ｅ Ｎ 源拡散領域２１には鮎２図（Ａ）から明
らかなようにカンード電極′３８が一気的に結合し、カ
ンード電極３８はカソード端子３３に結合している。３
４はＰ型拡散領域２０およびＮ型拡散領域２２上に、こ
れらと接触配置されるＰダート電極で′ｊ）′Ｅ３゜前
記抵抗２６は、このＰゲート′磁極３４と前記ポリシリ
コンク゛−）ｔ＆２５間が１気的に接続されるように配
置されている。
また＆Ｐゲート電極３４とカソード端子３３との間には
、Ｎ型シリコン基板１８上に形成されるシャント抵抗３
５が接続される、 このような構成においては、アルミゲート電極２８とポ
リシリコン−ｒ−ト、１極２５間に容量Ｃ１が形成され
る。さらに、ポリシリコンｒ−１１ｇ極２５と拡散領域
２０，２１．２２間に容量Ｃ３が形成される。
、Ｎ型シリコン基板１８上に形成されるシャント抵抗３
５が接続される、 このような構成においては、アルミゲート電極２８とポ
リシリコン−ｒ−ト、１極２５間に容量Ｃ１が形成され
る。さらに、ポリシリコンｒ−１１ｇ極２５と拡散領域
２０，２１．２２間に容量Ｃ３が形成される。
また”、Ｐｕ拡散領域１９．Ｎ型シリ゛コン基板１８゜
Ｐ型獣散領域２０およびＮ型拡散領域２１によシＰＮＰ
Ｎ素子が構成される。
Ｐ型獣散領域２０およびＮ型拡散領域２１によシＰＮＰ
Ｎ素子が構成される。
さらに、アルミゲート電極２８とポリシリコンゲート電
極２５を２層ゲート、Ｎ副拡散領域２１をソース、Ｎ型
拡１Ｂ：領域２２をドレイン％ Ｐｕ拡散領域２０を基
板として２層り−）ＭＯ８ＦＥ’ｌ’が構成される。こ
の２層り゛−トへ３０８ ＦＥＴ１よびＩ’ｌ”−）
電極３４．ポリシリコン抵わＬ２６゜容量Ｃｒ 、Ｃ２
によりＭ ＯＳ型子」力ＬＩＬ帖（λ１ＡＣ）が構成さ
れる。
極２５を２層ゲート、Ｎ副拡散領域２１をソース、Ｎ型
拡１Ｂ：領域２２をドレイン％ Ｐｕ拡散領域２０を基
板として２層り−）ＭＯ８ＦＥ’ｌ’が構成される。こ
の２層り゛−トへ３０８ ＦＥＴ１よびＩ’ｌ”−）
電極３４．ポリシリコン抵わＬ２６゜容量Ｃｒ 、Ｃ２
によりＭ ＯＳ型子」力ＬＩＬ帖（λ１ＡＣ）が構成さ
れる。
次に、上記ＣようなＰＮＰＮ牛嚇体ス゛イッ２−ａ動作
ｙ＞明をオフ＆」正特性１ｃついて行う。
ｙ＞明をオフ＆」正特性１ｃついて行う。
７ノー・ド端子３０がカソード端子３３よシ正のバイア
スが力１１わった１１８４７７時には、空２層の広かシ
ｔ′ｉｌｌ！３図（Ａ）のようになる。この時、空乏服
Ｄｌｈ、ＰＮＰＮ素子のＰ製拡ト領域２０とＮ型シリコ
ン基板１８とか作るＰＮｉ合に生じる。空１＆Ｄｘの一
部は、フィールドブル−ト電極３２によシＰｆｆｉ拡散
領域１−９の方へ伸長するが、！２！乏層Ｄ１がフィー
ルドプレート電極３２の端を過ぎると、とのｔ極３２と
社正反対の電位のアルミ配線３１の電界に妨けられて空
乏層Ｄ１の伸長は抑えられ、Ｐ屋拡散ｔｉｋ域１９ヘノ
９ンチスルーしない。
スが力１１わった１１８４７７時には、空２層の広かシ
ｔ′ｉｌｌ！３図（Ａ）のようになる。この時、空乏服
Ｄｌｈ、ＰＮＰＮ素子のＰ製拡ト領域２０とＮ型シリコ
ン基板１８とか作るＰＮｉ合に生じる。空１＆Ｄｘの一
部は、フィールドブル−ト電極３２によシＰｆｆｉ拡散
領域１−９の方へ伸長するが、！２！乏層Ｄ１がフィー
ルドプレート電極３２の端を過ぎると、とのｔ極３２と
社正反対の電位のアルミ配線３１の電界に妨けられて空
乏層Ｄ１の伸長は抑えられ、Ｐ屋拡散ｔｉｋ域１９ヘノ
９ンチスルーしない。
ゆえに、このＰＮＰＮ半導体スイッチの順方向は、高耐
圧特性を示すことができる。
圧特性を示すことができる。
次に、逆方向バイアス時を考える。シャント抵抗３５の
存在で空乏層の生じるＰＮ接合は、Ｐ製拡散領域１９と
Ｎｌｌシリコン基板１８とが作る接合である。その時の
空乏層Ｄ２の広がシを第３図（Ｂ）に示す、空乏層Ｄ２
の一部はナルミ配線３１によ！ＩＰＩＩ拡散領域２０の
方へ伸長するが、空乏層Ｄ２がフィールドグレート電極
３２の端を過ぎると、アルミ配線３１とは正反対の電位
のフィールドグレート電極３２の電界に妨けられて空乏
層Ｄ２の伸長は抑えられ、２厘拡散領域２０へ・臂ンチ
スルーはしない。ゆえに、このＰＮＰＮ半導体スイッチ
は逆方向にも高耐圧ｌｆ！ｊ４！１を示す。
存在で空乏層の生じるＰＮ接合は、Ｐ製拡散領域１９と
Ｎｌｌシリコン基板１８とが作る接合である。その時の
空乏層Ｄ２の広がシを第３図（Ｂ）に示す、空乏層Ｄ２
の一部はナルミ配線３１によ！ＩＰＩＩ拡散領域２０の
方へ伸長するが、空乏層Ｄ２がフィールドグレート電極
３２の端を過ぎると、アルミ配線３１とは正反対の電位
のフィールドグレート電極３２の電界に妨けられて空乏
層Ｄ２の伸長は抑えられ、２厘拡散領域２０へ・臂ンチ
スルーはしない。ゆえに、このＰＮＰＮ半導体スイッチ
は逆方向にも高耐圧ｌｆ！ｊ４！１を示す。
このように、第１の実施例の場合、従来例と比較して製
造性の難しい半絶縁膜を用いることなく安定した高耐圧
特性を得ることができる。
造性の難しい半絶縁膜を用いることなく安定した高耐圧
特性を得ることができる。
なお、駆動感度特性、ｄｖ／ｌｔ耐量特性については、
第１図、と同じ動作原理によシ、全く同様な特性が得ら
れる。
第１図、と同じ動作原理によシ、全く同様な特性が得ら
れる。
以上説明したように、第１の実施例では、アノード電極
２９とＭＡＣのアルミｆ−）電極２８とを結線するアル
ミ配線３１の下に、カソード電極３８と同電位のポリシ
リコンフィールドプレート電極３２が存在し、その電極
３２が、上記配線３１による・ノ母ンチスルーがもたら
す耐圧劣化を防止するので％また、その電極３２の存在
が、ＭＡＣによるスイッチの高ｄ’／、、ｉｔ−を量と
高駆動感度とを両立させるという機能を妨げない丸め、
高耐圧、高ｄｖ／ｄｔ耐量、高駆動感度０ＰＮＰＮ半導
体スイッチを実現できるという利点がある。また、ＭＡ
Ｃのポリシリコンゲート電極２５および一すシリコン抵
抗２６と同時にポリシリコンフィールドプレート電極３
２を形成できて製造工程の削減が可能となシ、シかも特
性の不安定な半絶縁膜を使用しないことによシ製造条件
が有利になるので、高耐圧、高ｄｖ／ｄ、耐量、高駆動
感度のＰＮＰＮ半導体スイッチを容易に製造できるとい
う利点がある。
２９とＭＡＣのアルミｆ−）電極２８とを結線するアル
ミ配線３１の下に、カソード電極３８と同電位のポリシ
リコンフィールドプレート電極３２が存在し、その電極
３２が、上記配線３１による・ノ母ンチスルーがもたら
す耐圧劣化を防止するので％また、その電極３２の存在
が、ＭＡＣによるスイッチの高ｄ’／、、ｉｔ−を量と
高駆動感度とを両立させるという機能を妨げない丸め、
高耐圧、高ｄｖ／ｄｔ耐量、高駆動感度０ＰＮＰＮ半導
体スイッチを実現できるという利点がある。また、ＭＡ
Ｃのポリシリコンゲート電極２５および一すシリコン抵
抗２６と同時にポリシリコンフィールドプレート電極３
２を形成できて製造工程の削減が可能となシ、シかも特
性の不安定な半絶縁膜を使用しないことによシ製造条件
が有利になるので、高耐圧、高ｄｖ／ｄ、耐量、高駆動
感度のＰＮＰＮ半導体スイッチを容易に製造できるとい
う利点がある。
さらに、ｆ！リシリコンフィールドグレート電極３２に
よる耐圧劣化防止手段は高周波信号や過渡信号に対して
も良好に働き、かつ経時変化を考える必費がないので、
信頼性が向上する。
よる耐圧劣化防止手段は高周波信号や過渡信号に対して
も良好に働き、かつ経時変化を考える必費がないので、
信頼性が向上する。
よって、第１の実施例により、５００Ｖ以上のアノード
・カソード間耐圧を有する高信頼性のゾレーナＷＰＮＰ
Ｎ半導体スイッチを高歩留シで容易に製造する仁とが可
能となる。
・カソード間耐圧を有する高信頼性のゾレーナＷＰＮＰ
Ｎ半導体スイッチを高歩留シで容易に製造する仁とが可
能となる。
なお、第１の″実施例の説明でアルミゲート電極２８は
アルミ配置ｉ！３１を通してアノード電極２９と電気的
に結合しているが、アノード電極２９のかわυにＮＷシ
リコン基板１８とｔ気的に結合しても効果＃ｉ―」じで
ある。
アルミ配置ｉ！３１を通してアノード電極２９と電気的
に結合しているが、アノード電極２９のかわυにＮＷシ
リコン基板１８とｔ気的に結合しても効果＃ｉ―」じで
ある。
また、抵抗２６は？リシリコングー”ト電極２５とＰゲ
ート−極３４とを電気的に結合しているが、かわｐにポ
リシリコンゲート電極２５とカソード％＆３８七を電気
的に結合しても効果は同じである。
ート−極３４とを電気的に結合しているが、かわｐにポ
リシリコンゲート電極２５とカソード％＆３８七を電気
的に結合しても効果は同じである。
さらに、ポリシリコンフィールドプレート電極３２はＮ
！１拡散領域２１と結合して、との領域２１（カソード
電極３８）と同電位としたが、Ｐ溢拡散領域２０′にオ
ーミック接触させてこれと同電位にしても同様の効果が
ある。この場合の実施例を第２の実施例として第４図に
断四図で示した。−給４図の各１ｆｌｉは同一符号で示
す通シ縞１の夾−例とすべて同様でＴｏ）、動作、効果
も全く同じでめる。
！１拡散領域２１と結合して、との領域２１（カソード
電極３８）と同電位としたが、Ｐ溢拡散領域２０′にオ
ーミック接触させてこれと同電位にしても同様の効果が
ある。この場合の実施例を第２の実施例として第４図に
断四図で示した。−給４図の各１ｆｌｉは同一符号で示
す通シ縞１の夾−例とすべて同様でＴｏ）、動作、効果
も全く同じでめる。
Ｍｌ、および第２の実施例は、ポリシリコンフィールド
プレート電極が、アノード電極とアルミゲート電極との
配線の電界遊蔽用としてのみ説明したが、ポリシリコン
フィールドルシー牡電ａｔさらにＰゲート領域、のＮ皺
シリコ′ン基叡との境界にめぐらし、また、アルミ配線
の一部を利用してアノード領域ＯＮｍシリコン基板との
境界にフィールドプレート電極を形成すれば、纂ｌの実
施例と同じ特性をもつＰＮＰＮ半導体スイッチをＰＷ拡
散領域管浅くしても実現で龜る。
プレート電極が、アノード電極とアルミゲート電極との
配線の電界遊蔽用としてのみ説明したが、ポリシリコン
フィールドルシー牡電ａｔさらにＰゲート領域、のＮ皺
シリコ′ン基叡との境界にめぐらし、また、アルミ配線
の一部を利用してアノード領域ＯＮｍシリコン基板との
境界にフィールドプレート電極を形成すれば、纂ｌの実
施例と同じ特性をもつＰＮＰＮ半導体スイッチをＰＷ拡
散領域管浅くしても実現で龜る。
絡５図はそのようにしたこの発明の第３の実施例で、（
Ａ）は平面図、（Ｂ）は平面図のＢ Ｂ’で切った断面
図である。この図において、Ｎ城シリコン基板１８〜シ
ャント抵抗３５およびカソード電惚３８は第１および第
２の実施例と同一である。３６幡ｆ ＩＪ シＩＪコン
フィールドプレート電極３２の−ｓで、Ｐ減拡散領域２
０とＮ型シリコン基板１８との表面境界上に絶縁膜２３
の下層部を介して［Ｌ上記表面境界より所定の距離だけ
Ｎ型シリコン基板１８上に延在している。３７はアルミ
電憾でめシ、アノード電極２９とアルミ配Ｍ３１とつな
がっている。このアルミ１４ＬＪｒ！Ａ３７は、Ｐ型拡
散領域１９とＮ型シリコン基板１８との表面視界上に絶
縁線２３を介しであ郵、前記表面椀ｙ？より所定の距離
だけＮｕシリコン基板五８上に延在している。
Ａ）は平面図、（Ｂ）は平面図のＢ Ｂ’で切った断面
図である。この図において、Ｎ城シリコン基板１８〜シ
ャント抵抗３５およびカソード電惚３８は第１および第
２の実施例と同一である。３６幡ｆ ＩＪ シＩＪコン
フィールドプレート電極３２の−ｓで、Ｐ減拡散領域２
０とＮ型シリコン基板１８との表面境界上に絶縁膜２３
の下層部を介して［Ｌ上記表面境界より所定の距離だけ
Ｎ型シリコン基板１８上に延在している。３７はアルミ
電憾でめシ、アノード電極２９とアルミ配Ｍ３１とつな
がっている。このアルミ１４ＬＪｒ！Ａ３７は、Ｐ型拡
散領域１９とＮ型シリコン基板１８との表面視界上に絶
縁線２３を介しであ郵、前記表面椀ｙ？より所定の距離
だけＮｕシリコン基板五８上に延在している。
このように構成された第２の実施例の耐圧特性を考える
。順方向に電圧が印加された時、空乏層は、第１の実施
例と同じく、Ｐ型拡散領域２０とＮ型シリコン基板１８
とからなるＰＮ接合に生じるが、ポリシリコンフィール
ドプレート電極３２および３６の影響でシリコン表面で
を２層は伸張しＳ表面での璧乏層円の電界が下がるので
、浅いＰ型拡散様さでも高耐圧特性が得られる。望乏層
が２厘拡散領域１９と）臂ンチスルーを起こさないの鉱
、第１の実施例と同じくアルミ配線３１の存在によって
である。
。順方向に電圧が印加された時、空乏層は、第１の実施
例と同じく、Ｐ型拡散領域２０とＮ型シリコン基板１８
とからなるＰＮ接合に生じるが、ポリシリコンフィール
ドプレート電極３２および３６の影響でシリコン表面で
を２層は伸張しＳ表面での璧乏層円の電界が下がるので
、浅いＰ型拡散様さでも高耐圧特性が得られる。望乏層
が２厘拡散領域１９と）臂ンチスルーを起こさないの鉱
、第１の実施例と同じくアルミ配線３１の存在によって
である。
また、逆方向に電圧が印加された時、空乏層は。
第１０実施例と同じく、Ｐ型拡散領域１９とＮ型シリコ
ン基板１８’とからなるＰＮ接合に生じるが。
ン基板１８’とからなるＰＮ接合に生じるが。
アルミ配線３１およびアルミ電極３７０影響でシリコン
表面で空乏層は伸長し、表面での空乏層内の電界が下が
るので、浅いＰ型拡散深さでも高耐圧特性が得られる。
表面で空乏層は伸長し、表面での空乏層内の電界が下が
るので、浅いＰ型拡散深さでも高耐圧特性が得られる。
空乏層がＰ渥拡散領域２０とパンチスルーを起こさない
のは、ｌＩ４１の実施例と同じくポリシリコンフィール
ドプレー）ｍｌ極３２の存在によってである。
のは、ｌＩ４１の実施例と同じくポリシリコンフィール
ドプレー）ｍｌ極３２の存在によってである。
このように、第３の実施例では、高耐圧特性に何ら影畳
を与えることなく、Ｐ型拡散領域の深さ全館１の実施例
と比較して浅くでき、それだけ製造工程も楽になる。ま
た、この第３の実施例においても％製造工程において新
らたな追加要因がないことは第１ｏ笑施例と同様である
。
を与えることなく、Ｐ型拡散領域の深さ全館１の実施例
と比較して浅くでき、それだけ製造工程も楽になる。ま
た、この第３の実施例においても％製造工程において新
らたな追加要因がないことは第１ｏ笑施例と同様である
。
ナオ、 ｊ ＩＤ＃！ ３ Ｏ＊’ｌｌＡ例Ｋ オケル
ｄＶ、Ｈ耐量−駆動感度は従来例と同様である。
ｄＶ、Ｈ耐量−駆動感度は従来例と同様である。
したがづて、第３の実施例では、第１の実施例ト比べて
Ｉリシリコンフィールドグレート電極およびアルミ配線
電極部の面積が増すが、製造方法は岡じて素子の拡散深
さを浅くすることができ製造が容易にな）、特性的にも
第１０冥施例と同様に高耐圧、高ｄンｉ耐量、高駆動感
度の高信頼性のＰＮＰＮ半導体スイッチであるという利
点がある。
Ｉリシリコンフィールドグレート電極およびアルミ配線
電極部の面積が増すが、製造方法は岡じて素子の拡散深
さを浅くすることができ製造が容易にな）、特性的にも
第１０冥施例と同様に高耐圧、高ｄンｉ耐量、高駆動感
度の高信頼性のＰＮＰＮ半導体スイッチであるという利
点がある。
以上詳述した。ように、この発明においては、アノード
電極または半導体基板と第２のｅ−）電極を電気的に結
合する第２の配線層の下に、半導体基板表面に反転層が
発生するのを防止する第１の配線層を設けるようにした
ので、高耐圧、高ｄＶｄ。
電極または半導体基板と第２のｅ−）電極を電気的に結
合する第２の配線層の下に、半導体基板表面に反転層が
発生するのを防止する第１の配線層を設けるようにした
ので、高耐圧、高ｄＶｄ。
耐量、高駆動感度特性を有する高信頼性の製造容易なプ
レーナｆｆ１ＰＮＰＮ半導体スイッチを得ることができ
る。この発明によるＰＮＰＮ半導体スイッチは、交換機
用通話路スイッチをはじめ、あらゆるスイッチの゛分野
に利用することができる。
レーナｆｆ１ＰＮＰＮ半導体スイッチを得ることができ
る。この発明によるＰＮＰＮ半導体スイッチは、交換機
用通話路スイッチをはじめ、あらゆるスイッチの゛分野
に利用することができる。
第１図は従来のＰＮＰＮ半導体スイッチを示し、（Ａ）
は断面図、（Ｂ）は等価回路図、第２図はこの発明のＰ
ＮＰＮ半導体スイッチの第１の実施例を示し、（Ａ）は
平面図、（岨は平面図のＢ Ｂ’で切った断面図。 （Ｃ）は等価回路図、＃！３図体２およびＣＢ）はとの
発明の第１の実施例のＰＮＰＮ半導体スイッチのオフ耐
圧特性を説明するための断面図、第４図はこの発明の第
２の実施例を示す断面図、第５図はこの発明の第３の実
施例を示し、（Ａ）は平面図、（Ｂ）は平面図のＢＢ’
で切った断面図である。 １Ｂ−ＮＷシリコン基板、１９．２０・Ｐｍ拡散領域、
２１．２２・・・Ｎ型拡散領ＩＩｊ１．．２３・・・絶
縁層％２４・・・第１のＰ−）絶縁層、２５・・・４リ
シリコンｒ−Ｆ電極、２６・・・抵抗、２７・・・第２
のｆ −ト絶縁層、２８・・・アルミゲート電極、２９
・・・アノード電極、３１・・・アルミ配線、３２．３
６・・・Ｉリシリコンフィールドグレート電極、３４・
・・Ｐゲート電極、３５・・・シャント抵抗、３７・・
・アルミ電極、３８・・・カソード電極、ＤＩ、Ｄ２・
・・空乏層。 牙 １ 図（Ａ） 才 １ 図（Ｂ） １ オ ２ 閤（Ａ） ｔ ２ 図（Ｃ） ′ＩＰ３ 図（Ａ） 第４図 第５図（Ａ） 手続補正書 昭和５７年２月２５日 特許庁長官 島田春樹殿 １、事件の表示 昭和３６年 特 許 願第 １４３９８４ 号２、発
明の４１ ＰＮＰＮｌｉｌｌ１体スイッチ ３、補正をする者 事件との関係 特 許 出願人（０２９）
神電気工業株式金社 ４、代理人
は断面図、（Ｂ）は等価回路図、第２図はこの発明のＰ
ＮＰＮ半導体スイッチの第１の実施例を示し、（Ａ）は
平面図、（岨は平面図のＢ Ｂ’で切った断面図。 （Ｃ）は等価回路図、＃！３図体２およびＣＢ）はとの
発明の第１の実施例のＰＮＰＮ半導体スイッチのオフ耐
圧特性を説明するための断面図、第４図はこの発明の第
２の実施例を示す断面図、第５図はこの発明の第３の実
施例を示し、（Ａ）は平面図、（Ｂ）は平面図のＢＢ’
で切った断面図である。 １Ｂ−ＮＷシリコン基板、１９．２０・Ｐｍ拡散領域、
２１．２２・・・Ｎ型拡散領ＩＩｊ１．．２３・・・絶
縁層％２４・・・第１のＰ−）絶縁層、２５・・・４リ
シリコンｒ−Ｆ電極、２６・・・抵抗、２７・・・第２
のｆ −ト絶縁層、２８・・・アルミゲート電極、２９
・・・アノード電極、３１・・・アルミ配線、３２．３
６・・・Ｉリシリコンフィールドグレート電極、３４・
・・Ｐゲート電極、３５・・・シャント抵抗、３７・・
・アルミ電極、３８・・・カソード電極、ＤＩ、Ｄ２・
・・空乏層。 牙 １ 図（Ａ） 才 １ 図（Ｂ） １ オ ２ 閤（Ａ） ｔ ２ 図（Ｃ） ′ＩＰ３ 図（Ａ） 第４図 第５図（Ａ） 手続補正書 昭和５７年２月２５日 特許庁長官 島田春樹殿 １、事件の表示 昭和３６年 特 許 願第 １４３９８４ 号２、発
明の４１ ＰＮＰＮｌｉｌｌ１体スイッチ ３、補正をする者 事件との関係 特 許 出願人（０２９）
神電気工業株式金社 ４、代理人
Claims (1)
- １０’−）領域として作用するＮｍ単結晶半導体基板と
、この半導体基板の表面ＫＰＴＩｉ不純物を拡散して形
成されたアノード領域と、このアノード領域から所定の
距離だけ離間して、前記半導体基板表面にＰ瀝不純物を
拡散して形成されたｐｒ−Ｆ領域と、このＩｎ”−）領
域表面にＮｌｌ不純物を拡散して形成されたソース兼カ
ソード領域と、このソース兼カソード領域から所定の距
離だけ離間して、前記Ｉｎ”−）領域内にＮｌｌ不純物
を拡散して形成−されたドレイン領域と、仁のドレイン
領域と前記ソース兼カソード領域間の前記半導体基板表
面に絶縁物を介して配置された第１のｆ−）電極と、こ
の第１のｆ−）電極表面に絶縁物を介して配置された＃
！２のダート電極と、前記アノード領域とオーミック接
触された７ノード電極と、前記ソース兼カソード領域ま
たは前記Ｉｎ”−）領域とオ〜ンツク接触されて、前記
アノード領域と前′記Ｉｎ”−）領域間の前記半導体基
板表面に絶縁物を介して配置され、前記半導体基板表面
に反転層が発生するのを防止する第１の配線層と、この
第１の配線層表面に絶縁物を介して配置され１前ｉアノ
ード電極または前記半導体基板と前記第２のダート電極
を電気的に結合する第２の配線層とを具備したプレーナ
構造のＰＮＰＮ半導体スイッチ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143934A JPS5846678A (ja) | 1981-09-14 | 1981-09-14 | Ｐｎｐｎ半導体スイツチ |
| US06/778,164 US4649414A (en) | 1981-09-14 | 1985-09-18 | PNPN semiconductor switches |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143934A JPS5846678A (ja) | 1981-09-14 | 1981-09-14 | Ｐｎｐｎ半導体スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846678A true JPS5846678A (ja) | 1983-03-18 |
| JPS6317340B2 JPS6317340B2 (ja) | 1988-04-13 |
Family
ID=15350466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143934A Granted JPS5846678A (ja) | 1981-09-14 | 1981-09-14 | Ｐｎｐｎ半導体スイツチ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4649414A (ja) |
| JP (1) | JPS5846678A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5075754A (en) * | 1986-12-26 | 1991-12-24 | Kabushiki Kaisha Toshiba | Semiconductor device having improved withstanding voltage characteristics |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585331B2 (ja) * | 1986-12-26 | 1997-02-26 | 株式会社東芝 | 高耐圧プレーナ素子 |
| US5023694A (en) * | 1988-08-03 | 1991-06-11 | Xicor, Inc. | Side wall contact in a nonvolatile electrically alterable memory cell |
| US5637887A (en) * | 1995-06-07 | 1997-06-10 | Lsi Logic Corporation | Silicon controller rectifier (SCR) with capacitive trigger |
| US5682047A (en) * | 1995-06-07 | 1997-10-28 | Lsi Logic Corporation | Input-output (I/O) structure with capacitively triggered thyristor for electrostatic discharge (ESD) protection |
| EP1427107B1 (fr) * | 2002-12-04 | 2011-09-14 | STMicroelectronics S.A. | Commutateur de type SCR commande en HF |
| FR2861229A1 (fr) * | 2003-10-17 | 2005-04-22 | St Microelectronics Sa | Commutateur scr a commande hf isole |
| FR2895600A1 (fr) * | 2005-12-26 | 2007-06-29 | St Microelectronics Sa | Commutateur bidirectionnel a commande hf |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE300472B (ja) * | 1965-03-31 | 1968-04-29 | Asea Ab | |
| US3432731A (en) * | 1966-10-31 | 1969-03-11 | Fairchild Camera Instr Co | Planar high voltage four layer structures |
| US3858235A (en) * | 1971-07-05 | 1974-12-31 | Siemens Ag | Planar four-layer-diode having a lateral arrangement of one of two partial transistors |
| JPS5574168A (en) * | 1978-11-28 | 1980-06-04 | Oki Electric Ind Co Ltd | Pnpn switch |
| US4414560A (en) * | 1980-11-17 | 1983-11-08 | International Rectifier Corporation | Floating guard region and process of manufacture for semiconductor reverse conducting switching device using spaced MOS transistors having a common drain region |
-
1981
- 1981-09-14 JP JP56143934A patent/JPS5846678A/ja active Granted
-
1985
- 1985-09-18 US US06/778,164 patent/US4649414A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5075754A (en) * | 1986-12-26 | 1991-12-24 | Kabushiki Kaisha Toshiba | Semiconductor device having improved withstanding voltage characteristics |
Also Published As
| Publication number | Publication date |
|---|---|
| US4649414A (en) | 1987-03-10 |
| JPS6317340B2 (ja) | 1988-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199774A (en) | Monolithic semiconductor switching device | |
| EP0783766B1 (en) | Power semiconductor devices | |
| US4244000A (en) | PNPN Semiconductor switches | |
| US4686551A (en) | MOS transistor | |
| KR100582624B1 (ko) | 반도체 장치 | |
| US4656491A (en) | Protection circuit utilizing distributed transistors and resistors | |
| EP0215493A1 (en) | Protected MOS transistor circuit | |
| JPH10132871A (ja) | 半導体装置 | |
| US4047220A (en) | Bipolar transistor structure having low saturation resistance | |
| JPH0732196B2 (ja) | モノリシツク集積電力半導体装置 | |
| JPS5846678A (ja) | Ｐｎｐｎ半導体スイツチ | |
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| EP0778620B1 (en) | Vertical MOS type semiconductor device | |
| US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
| EP0110320B1 (en) | A mos transistor | |
| JP2722453B2 (ja) | 半導体装置 | |
| US5298770A (en) | Power switching MOS transistor | |
| US4502072A (en) | FET Controlled thyristor | |
| JP3635098B2 (ja) | サイリスタおよびそのアセンブリ | |
| US3544862A (en) | Integrated semiconductor and pn junction capacitor | |
| US5608236A (en) | Semiconductor device | |
| JP3515298B2 (ja) | 半導体装置 | |
| US3958268A (en) | Thyristor highly proof against time rate of change of voltage | |
| JP2949001B2 (ja) | ゲート絶縁型半導体装置及びその製造方法 | |
| US4063278A (en) | Semiconductor switch having sensitive gate characteristics at high temperatures |