KR900015312A - 잡음 방지 회로 - Google Patents

잡음 방지 회로 Download PDF

Info

Publication number
KR900015312A
KR900015312A KR1019900003785A KR900003785A KR900015312A KR 900015312 A KR900015312 A KR 900015312A KR 1019900003785 A KR1019900003785 A KR 1019900003785A KR 900003785 A KR900003785 A KR 900003785A KR 900015312 A KR900015312 A KR 900015312A
Authority
KR
South Korea
Prior art keywords
output
earth
circuit
supply
transistor element
Prior art date
Application number
KR1019900003785A
Other languages
English (en)
Inventor
씨. 로저스 알란
Original Assignee
존 지. 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지. 웨브
Publication of KR900015312A publication Critical patent/KR900015312A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

잡음 방지 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도 MOS에 충족되어 순간 어스 도약 상황중에 저전위의 어스 도약 신호(GNS)를 공급하는 어스 도약 검출회로,
제6A도는 순간 어스 도약 상황중에 저전위의 GBS를 공급하도록 바이폴라로 충촉된 어스 도약 검출 회로의 개략적 다이어그램,
제7도는 추가의 비역전 전류 증폭 스테이지를 가지며 제6도의 회로를 기초로하는 MOS 어스 도약 검출 회로,
제7A도는 고전위의 GBS를 발생시키는 역전 스테이지의 개략적 다이어그램,
제7B도는 역전 스테이지의 MOS 충족을 보어주는 상세한 다이어그램,
제8도는 고전위의 GBS를 발생시키는 추가의 역전 전류 증폭 스테이지를 가지며 제6A도의 회로를 기초로하는 바이폴라 어스 도약 검출 회로의 개략도.

Claims (94)

  1. 비교적 조용한 어스 및 공급 동력 레일들을 가지는 인픗 스테이지와 스위칭 아웃풋 트랜지스터 소자 및 도선 인덕턴스에 의혜 특징지워지는 어스 및 공급 아웃풋 동력 레일들을 구비하고 있으며, 상기 아웃풋 동력 레일들은 아웃풋 트랜지스터듬의 스위칭시에 순간적 동력 레알전압 잡음을 받는 집적 회로 디바어스의 동력 레일내의 어스 도약 및 Vcc 강하를 억제하는 감응 방지 회로로서, 아웃풋 트랜지스터 소자의 스위칭시에 조용한 동력 레일에대한 아웃풋 동력 레일의 순간 전압차를 검출하고 검출된 순간적 전압차의 발생중에 순간 동력 레일 잡음 신호(PRNS)를 발생시키도록 작동 결합된 동력 레임 잡음 검출 회로와, 아웃풋 스테이지의 최소한 하나의 아웃풋 드렌지스터 및 동력 레일 잡음 검출 회로에 작동 결합되어있으며, 순간 PRNS 발생중에 상기 아웃풋 트랜지스터 소자의 턴 온(turn on)을 순간적으로 억제하도록 구성 배치되어있는 잡음 제어회로 수단을 포함하는 잡음 방지 회로.
  2. 제1항에 있어서, 아웃풋 트랜지스터 소자들이 풀 업 트랜지스터 소자 및 풀다운 트랜지스터 소자를 포함하고, 동력 레일 잡음 검출 회로는 어스 아웃풋 동력 레일내의 순간적 어스 도약 발생중에 순간 어스 도약 신호(CBS)를 밤생시키는 어스 도약 검출 회로를 포함하여, 잡음 제어회로 수단은 순간 GBS 발생중에 풀다운 트랜지스터 소자의 턴 온을 순간적으로 억제하도록 풀다운 트랜지스터 소자에 작동 결합되어있는 잡음 방지 회로.
  3. 제l항에 있어서, 아웃풋 트랜지스터 소자는 풀업 트랜지스터 소자 및 풀다운 트랜지스터를 포함하고, 동력 레일 검출 회로는 공급 아웃풋 동력 레일내의 순간Vcc 강하 발생중에 순간 공급 강하 신호(VDS)를 발생시키는 공급 강하 검출 회로를 포함하며 잡음 제어 회로 수단은 순간 VDS 발생중에 풀업 트랜지스터 소자의 턴 온을 순간적으로 억제하도록 풀업 트랜시스터 소자에 작동 결합된 잡음 방지 트랜지스터 소자를 포함하 잡음 방지회로.
  4. 제2항에 있어서, 동력 레일 잡음 검출회로가 공급 아웃풋 동력 레일에서의 순간적 Vcc 강하 발생중에 순간 공급 강하 신호(VDS)를 발생시키는 공급 강하 검출 회로를 포함하고, 잡음 방지 트랜지스터 소자는 순간 VDS 발생중에 풀업 트랜지스터 소자의 턴온을 순간적으로 억제하도록 풀업 트랜지스터 소자에 작동 결합되어있는 잡음 방지 회로.
  5. 도선 인덕턴스에 의해 특징지워지는 어스 및 공급아웃풋 동력 레일과 스위칭 아웃풋 트랜지스터 소자들을 지니는 아웃풋 스테이지를 구비하고 있고, 상기 아웃풋 동력 레일들은 아웃풋 트랜지스터 소자들의 스위칭시에 순간 동력 레일 전압 잡음을 받는 집적 회로 디바어스의 동력 레일내의 어스 도약 및 Vcc 강하를 억제하는 잡음 방지 회로로서, 아웃풋 트랜지스터 소자의 스위칭시에 아웃풋 동력레일 도선 인덕턴스를 가로지르는 순간 전압 강하를 검출하고 검출된 순간 전압 강하의 발생중에 순간 동력 레일 잡음 신호(PRNS)를 발생시키도록 작동하게 접속된 순간적인 동력 레일 전압 잡음 검출 회로, 아웃풋 스테이지의 최소한 하나의 스위칭 아웃풋 트랜지스터 소자 및 순간 동력 레일 전압 잡음 검출 회로에 작동 결합되어 순간 PRNS 발생중에 상기 아웃풋 트랜지스터 소자의 턴 온을 순간적으로 억제하도록 구성 배치되어있는 잡음 방지 회로.
  6. 비교적 조용한 어스(QG)를 포함하는 내부의 어스 라인을 갖는 최소한 하나의 인풋 스테이지와 아웃풋 어스(PG)를 포함하는 아웃풋 어스 라인은 갖는 최소한 하나의 아웃풋 스테이지를 구비하고 있으며, 상기 내부 어스라인과 아웃풋 어스 라인을 상호 격리되어있으며, 상기 아웃풋 스테이지는 고진위 및 저전위의 데이타 신호를 수신하는 인풋 및 데이타 신호를 공급하는 아웃풋, 전류를 아웃풋으로부터 아웃풋 어스까지 가라앉히도록 아웃풋과 아웃풋 어스(PG) 사이에 접속된 아웃풋 풀다운 트랜지스터 소자 및 전류를 고전위로부터 아웃풋으로 소싱하도록 동력 공급 전류원과 아웃풋 사시에 접속된 아웃풋 풀업 트랜지스터 소자를 포함하며, 상기 트랜지스터 소자들은 주전류 통로 및 주전류 롱로의 제1 및 제2 노드 및 주전류 통로의 도전 상태를 제어하는 제어 노드 및 제어 회로를 포함하는 복수 스텨이지 회로용 어스도약 방지 회로로서, 조용한 어스에 비해서 아웃풋 어스에서 순간 어스 전의 도약이 발생하는중에 순간 어스 도약 신호(GBS)를 발생시키는 어스 도약 검출 회로. 아웃풋 풀업트랜지스터 소자의 제어 회로에 접속된 주전류 통로의 제1 및 제2 노드를 구비하고 도전 상태에서는 주전류 통로내의 저항이 낮고 비도전 상태에서는 저항이 높은 도약 방지 트랜지스터(ABT) 소자를 포함하며, 상기 도약 방지 트랜지스터 소자의 제어 노드는 어스 도약 검출 회로로부터의 순간적인 GBS 발생중에 아웃풋 풀다운 트랜지스터 소자의 저항을 순간적으로 상승시켜 아웃풋 풀다운 트랜지스터 소자의 턴온을 순간적으로 억제하여 아웃풋 어스 내의 어스도약을 감소시키도록 어스 도약 검출 회로에 점슥되어 있는 어스 도약 방지 회로.
  7. 제6항에 있어서, 트랜지스터 소자들이 MOS 트랜지스터로 구성되는 어스 도약 방지 회로.
  8. 제7항에 있어서, 풀다운 트랜지스터 소자 및 도약 방지 트랜지스터 소자가 NMOS 트랜지스터가 소자로 구성되는 어스 도약 방지 회로.
  9. 제7항에 있어서, 풀다운 트랜지스터 소자가 PMOS 트랜지스터로 구성되고, 도약 방지 트랜지스터 소자가 NMOS 트랜지스터 소자로 구성되는 어스 도약 방지 회로.
  10. 제6항에 있어서, 상기 트랜지스터 소자들이 바이폴라 트랜지스터로 구성되는 어스 도약 방지 회로.
  11. 제6항에 있어서, 풀다운 트랜지스터 소자 및 도약 방지 트랜지스터 소자가 NPN 트랜지스터로 구성되는 어스 도약 방지 회로.
  12. 제6항에 있어서, 상기 아웃풋 스테이지가 제1 및 제2 전류 증폭 스테이지를 포함하고, 풀다운 트랜지스터소자가 제2 전류 증폭 스테이지내에 있으며, 도약 방지 트랜지스터는 제1 전류 증폭 스테이지와 풀다운 트랜지스터 소자의 제어 노드 사이에서 주전류 통로와 직렬로 접속되어있는 어스 도약 방지회로.
  13. 제6항에 있어서, 상기 인풋 스테이지가 비교적 조용한 공급부(QV)를 포함하는 내부 Vcc 공급라인을 포함하고, 상기 아웃풋 스테이지가 아웃풋 공급부(PV)를 포함하는 아웃풋 Vcc 공급 라인을 포함하고, 상기 내부 공급 라인과 아웃풋 공급 라인을 상호 격리되어있으며, 상기 어스도약 방지 회로는Vcc 강하 방지 회로를 포함하고 있으며, 그 vcc 강하 방지회로는, 조용한 공급부(QV)에 비해 아웃풋 공급부(PV)에서 순간적인 Vcc 강하가 발생하는중에 순간적인 Vcc 강하 신호(VDS)를 발생시키는 Vcc 강하 검출 회로, 아웃풋 풀업 트랜지스터 소자의 제어 회로에 접속된 제1 및 제2 주전류 등로 노드를 갖고있고 도전 상태에서는 주전류 낮은 저항을 비도전 상태에서는 높은 저항을 주전류 통로에 포함하는 강하 방지 트랜지스터 소자를 포함하고, 상기 강하 방지 트랜지스터 소자의 제어노드는 Vcc 강하 검출 회로로부터 순간적 VDS 발생중에 아웃풋 풀업 트랜지스터의 제어 회로내의 저항을 순간적으로 상승시켜 아웃풋 풀업 트랜지스터 소자의 턴 업을 순간적으로 억제하여 아웃풋 공급부(PV)내의 Vcc 강하를 감소시키도록 Vcc 강하 검출 회로에 접속되어 있는 어스 도약 방지 회로.
  14. 제13항에 있어서, 트랜지스터 소자들이 MOS 트랜지스터로 구성되고, 풀업 트랜지스터 소자가 PMOS 트랜지스터로 구성되며, 강하 방지 트랜지스터 소자가 NMOS 트랜지스터 소자로 구성되는 어스 도약 방지 회로.
  15. 제13항에 있어서, ABT 및 ADT가 같은 트랜지스터 소자로 구성되는 어스 도약 방지 회로.
  16. 제6항에 있어서, 아웃풋 스테이지가 3상 제어 트랜지스터(TCT) 소자로 구비한 3상 디바어스를 포함하고, 최소한 하나의 TCT가 풀다운 트랜지스터 소자의 제어 회로내에 접속되어있으며, 상기 TCT는 ABT로 구성되는 어스 도약 방지 회로.
  17. 비교적 조용한 공급부(QV)를 포함하는 내부 Vcc 공급 라인을 구비한 최소한 하나의 인풋 스테이지 및 아웃풋 공급부(PV)를 포함하는 아웃풋 Vcc 공급 라인을 구비한 최소한 하나의 아웃풋 스테이지를 가지고 있으며, 상기 내부 공급 라인과 아웃풋 공급 라인은 상호 격리되어있으며, 상기 아웃풋 스테이지는, 고전위 및 저전위의 데이타 신호를 수신하는 인풋 및 데이터 신호를 공급하는 아웃풋, 아웃풋으로부터 어스로 전류를 가라 앉히도록 아웃풋과 어스 사이에 접속된 아웃풋 풀 다운 트랜지스터 소자 및 전류를 고전위로부터 아웃풋으로 소싱하도록 아웃풋 공급부(PV) 전류됨과 아웃풋 사이에 접속된 아웃풋 풀업 트랜지스터 소자를 포함하며, 상기 트랜지스터 소자는, 주전류, 통로 및 주전류 통로의 제1 및 제2 노드, 주전류 통로의 도전 상태를 제어하는 제어 노드 및 제어 회로를 포함하고 있는 Vcc 강하 방지 회로로서, 조용한 공급부(QV)에 비해서 아웃풋 공급부(PV)에서 순간적인 Vcc 강하가 발생하는 동안 순간적인 Vcc 강하신호(VDS)를 발생시키는 Vcc 강하 검출 회로, 풀업 트랜지스터 소자의 제어 회로에 접속된 주전류 통로의 제1 및 제2 노드를 갖고 있고, 도전상태에서는 낮은 저항을, 비도전 상태에서는 높은 저항을 주 전류 통로내에 포함하는 강하 방지 트랜지스터를 포함하며, 상기 강하 방지 트랜지스터 소자의 제어 노드는 Vcc 강하 검출 회로로부티의 순간적인 VDS 발생증에 아웃풋 풀업 트랜지스터 소자의 제어 회로내의 저항을 순간적으로 상승시켜 아웃풋 풀업 트랜지스터 소자의 턴온을 순간적으로 억제하여 아웃풋 공급부(PV)의 Vcc 강하를 감소시키도록 Vcc 강하 검출회로에 접속되어 있는 복수 스테이지 회로용 Vcc 강하 방지회로.
  18. 제17항에 있어서, 트랜지스터 소자들이 MOS 트랜지스터로 구성되는 회로.
  19. 제18항에 있어서, 아웃풋 풀업 트랜지스터 소자가 PMOS 트랜지스터 소자로, 구성되고, 강하 방지 트랜지스터 소자가 NMOS 트랜지스터 소자로 구성되는 회로.
  20. 제l7항에 있어서, 상기 트랜지스터 소자들이 바이폴라 트랜지스터로 구성되는 회로.
  21. 제20항에 있어서, 아웃풋 풀업 트랜지스터 소자 및 강하 방지 트랜지스터 소자가 NPN 트랜지스터로 구성되는 회로.
  22. 제17항에 있어서, 아웃풋 스테이지가 제1 및 제2 전류 증폭 스테이지를 포함하고, 풀업 트랜지스터 소자가 제2 전류 증폭스테이지에 개재되어있으며, 상기 강하방지 트랜지스터 소자는 주전류 증폭 스테이지와 상기 아웃풋 풀업 트랜지스터 소자의 제어 노드 사이에서 주전류 통로와 직렬로 접속되어있는 회로.
  23. 비교적 조용한 어스(QG)를 포함하는 내부 어스 라인을 구비한 최소한 하나의 인풋 스테이지와 아웃풋 어스(PG)를 포함하는 아웃풋 어스 라인을 구비한 최소한 하나의 아웃풋 스테이지를 가지고있고, 상기 내측 어스라인과 아웃풋 어스 라인을 상호 격리되어있고, 상기 아웃풋 스테이지는, 고전위 및 저전위의 데이타 신호를 수신하는 인풋 및 데이타 신호를 공급하는 아웃풋, 아웃풋으로부터 아웃풋 어스로 전류를 가라앉히도록 아웃풋과 아웃풋 어스 사이에 접속된 아웃풋 풀 다운 트랜지스터 소자를 포함하고, 상기 트랜지스터 소자는, 주전류 통로 및 주전류 통로의 제1 및 제2 노드, 주전류 통로의 도전 상태를 제어하는 제어 노드 및 제어 노드 회로를 포함하는 어스 잡음 방지 회로로서, 조용한 어스에 비해서 아웃풋 어스에서 선택된 역치 레벨을 초과하는 어스 잡음이 순간적으로 발생하는동안 순간적인 어스 잡음 신호(GNS)를 발생시키는 어스 노이즈 검출 회로, 아웃풋 풀다운 트랜지스터 소자의 제어 회로에 접속된 주전류 통로의 제1 및 제2 노드를 갖는 잡음 방지 트랜지스터(ANT) 소자 및 아웃풋 스테이지의 논리 조건에 응답하여 ANT 주전류 통로의 도전 상태를 더욱 제어하도록 ANT 제어노드 및 어스 잡음 검출 회로에 작동 결합되어있고, 아웃풋에 공급되는 인풋에서의 데이타 신호에 따라 상기 ANT를 조건제어하는 데이타 인풋 조건 트랜지스터 소자(ICT2)를 포함하는ANT 제어 회로로 구성되며, 상기 잡음 방지 트랜지스터 소자의 제어 노드는 어스 잡음 검출 회로로부터의 순간적인 GNS 발생중에 아웃풋 풀다운 트랜지스터의 주전류 통로의 도전 상태를 순간적으로 변경하여 풀다운 트랜지스터 소자의 턴 온을 순간적으로 억제해서 아웃풋 어스내의 어스 잡음을 감소시키도록 어스 잡음 검출 회로에 접속되어있는 어스 장음 방지 회로.
  24. 제23항에 있어서, 아웃풋 스테이지는 3상 아웃풋 가능화 OE 신호를 갖는 3상 디바어스이며, ANT 제어회로가 OE 신호의 상태에따라 상기 ANT를 조건 제어하는 아웃풋 가능화 조건 트랜지스터(OECT2)를 부가적으로 포함하며, 3상 디바이스는 고임피던스의 제3 상태에서 풀다운 트랜지스터 소자를 불능화하는 3상 제어 트랜지스터 소자(TCT)를 포함하여. 상기 ANT가 최소한 하나의 TCT를 포함하는 어스 잡음 방지 회로.
  25. 스위칭 아웃풋 트랜지스터 소자 및 도선 인덕턴스에의해 특징지워지고 아웃풋 트랜지스터 소자의 스위칭시에 동력 레일 순간 전압 잡음을 받는 어스 및 공급 아웃풋 동력 레일들을 갖고 있는 아웃풋 스테이지를 구비한 집적 회로 디바어스위 동력 레일에 어스 언더슛 및 Vcc 오버숫을 야기시키는 기생 탱크 회로 에너지를 소산시키는 잡음 방지 회로로서, 순간적인 희생 전류 흐름을 소싱하는 전류원, 소산용 저항 수단, 기생 탱크 회로 에너지를 소산시키도록 아웃풋 트랜지스터의 스위칭에 이어 희생 전류 흐름 통로에 순간적 희생 전류 흐름을 야기시키는 제어 회로 수단을 포함하고, 전류된, 소산용 저항 수단 및 동력 레일 드선 인덕턴스를 희생 전류 통로에 접속하는 어스 잡음 방지 회로.
  26. 제25항에 있어서, 스위칭 아웃풋 트랜지스터소자가 풀업 트랜지스터 소자 및 풀다운 트랜지스터 소자를 포함하고, 잡음 방지 회로가 전류원, 소산용 저항 수단 및 어스 아웃풋 동력 레일 도선 인덕턴스를 희생 전류 통로에 접속하고, 제어 회로 수단은 소산용 저항 수단내에 어스 아웃풋 동력 레일로부터의 기생 어스 언더슛 에너지를 소산시키도록 아웃풋 트랜지스터 소자의 스위칭에이어 희생전류 통로내에 순간적 희생 전류 흐름을 야기시키는 잡음 방지 회로.
  27. 제25항에 있어서, 스위칭 아웃풋 트랜지스터 소자는 풀업 트랜지스터 소자 및 풀다운 트랜지스터 소자를 포함하고, 잡음 방지 회로는 전류원, 소산용 저항 수단 및 희생 전류 통로에 있는 공급 아웃풋 동력 레일을 접속시키며, 제어 회로 수단은 소산용 저항 수단내의 공급 아웃풋 동력 레일로부터의 기생 Vcc 오버숫 에너지를 소산시키도록 아웃풋 트랜지스터 소자의 스위칭에이어 회생 전류 흐름 통로에 순간적인 회생 전류 흐름을 야기시키는 잡음 방지 회로.
  28. 제25항에 있어서, 제어 회로 수단이, 동력 레일내의 순간 전압 잡음을 검출하고 검출된 순간 전압 노이즈 발생중에 순간 동력 레일 잡음 신호(PRNS)를 발생시키며, 상기 PRNS는 제어 회로 수단에 연결되어 희생 전류 흐름통로내에 순간적 희생 전류 흐름을 야기시키는 잡음 방지 회로.
  29. 제25항에 있어서, 잡음 방지 회로가 주 전류 통로 및 잡음 방지 회로에 접속된 주전류 통로 제1 및 제2노드들을 가지는 잡음 방지 회로 트랜지스터를 부가적으로 포함하며, 상기 잡음 방지 회로는 잡음 방지 회로 트랜지스터 소자의 주전류 통로내의 희생전류를 전도하도록 어스 레일과 공급 아웃풋 동력 레일 사이에 접속되어있으여, 상기 잡음 방지 회로 트랜지스터 소자는 소산용 저항 수단을 제공하는 주전류 통로내의 선택된 저항 및, 주전류 통로의 도전상테를 제어하는 제어 노드를 포함하며, 상기 제어 회로 수단은 순간적 희생 전류 흐름을 야기시키도록 상기 제어 노드에 접속되는 잡음 방지 회로.
  30. 아웃풋 어스(PG)를 포함하는 아웃풋 어스도선 및 아웃풋 끙급부(PV)를 포함하는 아웃풋 공급 도선을 가지는 최소한 하나의 아웃풋 스테이지를 구비한 직접 회로용 언더슛 방지 회로로써, 상 아웃풋 스테이지는 고전위 및 저전위의 데이타 신호를 수신하는 인풋 및 데이타 신호를 공급하는 아웃풋을 포함하여 전류를 아웃풋으로부터 아웃풋어스로 가라앉히도록 아웃풋 풀다운 트랜지스터가 아웃풋과 아웃풋 어스(PG) 사이에 접속되어있으며, 아웃풋 공급부로부터 아웃풋으로 전류를 소싱하도록 아웃풋 풀업 트랜지스터가 아웃풋 공급부(PV)와 아웃풋 사이에 접속되어있으며, 상기 트랜지스터 소자 각각은 주 전류 통로 및 주전류 통로 제1 및 제2 노드와 주전류 통로의 도전 상태를 제어하는 제어 회로를 포함하여, 상기 아웃풋 어스는 아웃풋에서의 고전위로부터 저전위로의 천이중에 아웃풋 어스 도선 인덕턴스때문에 어스 전위 언더슛을 포함하는 어스 잡음을 받는, 집적 회로용 언더슛 방지 회로에 있어서, 전류원 및 아웃풋 어스 인덕턴스, 언더슛 방지 회로에 접속된 주전류 통로 제1 및 제2 노드를 가지는 언더슛 방지 회로 트랜지스터 소자(AUCT), 주전류 통로 및 아웃풋 어스 도선 인덕턴스를 통해서 상기 전류원으로부터의 회생전류의 순간적 흐름을 야기시키는 AUCT 제어 회로를 포함하고, 상기 AUCT는 언더슛 전기 에너지를 아웃풋 어스 도선 인덕턴스로부터 소산시겨 아웃풋 어스에서의 전원의 어스 언더슛을 감쇠시키도록 도전 상태의 주전류 롱로내에 선택된 저항을 포함하는 언더슛 방지 회로.
  31. 제30항에 있어서, AUCT 제어 회로가. 아웃풋 어스도선 인덕던스에 축적된 언더슛 전기 에너지를 소산시키기 위하여, AUCT 주 전류 통로의 저항 및 아웃풋 어스 도선 인덕턴스를 통한 희생 전류의 순간적흐름을 야기시키도록 AUCT 제어 핀 회로에 연결되는 순간적인 어스 언더슛 신호(GUS)를 아웃풋 어스에서 순간적 전위 언더슛이 발생하는중에 발생시기는 언더슛 검출 회로를 포함하는 언더슛 방지 회로.
  32. 제30항에 있어서, 집적 회로가 비교적 조용한 어스(QG)를 포함하는 인풋 어스 도선을 구비한 인풋스테이지를 포함하며, AUCT의 제어 노드가 QG에 접속되어 AUCT는 아웃풋 어스내에서 순간적인 전위 언더슛이 발생하는중에 순간적인 희생 전류 흐름을 야기시키도록 AUCT 제어 노드에서 순간적인 어스 언더슛 신호(GUS)를 발생시키는 어스 언더슛 검출 회로로서도 기능하는 언더슛 방지 회로.
  33. 제30항에 있어서, 언더슛 방지 회로가 상기 아웃풋 스테이지를 통해서 아웃풋 공급부(PV)와 아웃풋 어스(PG) 사이에 접속되어있고, AUCT의 전류 통로 제1 및 제2 노드가 풀업 트랜지스터 소자의 주전류 통로 제1 및 제2 노드와 병렬로 접속되어있으며, AUCT의 제어 회로에 접속되어 AUCT 회로를 풀업 트랜지스터 소자의 제어 회로에 접속시키는 언더슛 방지 제어 통로 저항 소자(CPR)를 부가적으로 포함하며, 상기 CPR은 아웃풋에서의 고전위로부터 저전위로 천이에이어지는 AUCT의 턴 오프를 지연시켜 AUCT의 주전류 통로 저항 및 아웃풋 어스 도선 인덕턴스를 통한 순간적 희생 전류 흐름을 확립하여 아웃풋 어스 도선 인덕턴스내에 축적된 언더슛 전기 에너지를 소산시키는 언더슛 방지 회로.
  34. 제30항에 있어서, AUCT 및 풀업 트랜지스터 각각의 주 전류 통로 제1 노드들이 아웃풋 공급부(PV)에 접속되어있으며, AUCT 및 풀업 트랜지스터 소자 각각의 주전류 통로 제2노드들이 상기 아웃풋스테이지의 아웃풋에 접속되어있으며, AUCT의 제어 노드는 AUCT의 턴 오프를 지연시켜 순간적인 희생 전류 흐름을 확립하도록 제어 통로 저항 소자(CPR)를 통해서 풀업 트랜지스터 소자의 제어 노드에 접속되어있는 언더슛 방지 회로.
  35. 제34항에 있어서, CPR와 직렬로 주전류 통로 제1 및 제2 노드들을 가지는 언더슛 방지 스위치 트랜지스터 소자(AUST) 및 아웃풋 어스에서의 순간적 전위 언더슛 발생중에 순간적인 어스 언더슛 신호(GUS)를 발생시키는 언더슛 검출회로를 부가적으로 포함하고, 상기 GUS는, 아웃풋에서의 고전위로부터 저전위로 천이에이어지는 AUCT의 턴 오프릍 더욱 지연시켜, 아웃풋 어스 도선 인덕턴스내에 축적된 언더슛 전기 에너지를 더욱 소산시키도록 AUCT 주전류 통로의 저항 및 아웃풋 어스 도선 인덕턴스를 통한 상기 회생전류의 순간적 흐름을 더욱 지연시키는 언더슛 방지 회로.
  36. 제30항에 있어서, AUCT 제어 회로가, 상기 CPR 저항 소자를 통해서 AUCT의 제어 노드로 전류를 소싱하도록 아웃풋 공급부(PV)에 접속된 언더슛 방지 제어 통로 저항소자(CPR), AUCT의 제어 노드에 작통 연결된 주전류 통로를 갖는 논리 조건 트랜지스터 소자릍 포함하며, 상기 논리 조건 트랜지스터 소자의 제어 노드는 아웃풋 스테이지의 논리 조건에 응답하여 AUCT의 도전 상태를 조건 제어하도록 상기 아웃풋 스테이지에 작동 연결되며, 상기 CPR은 아웃풋에서의 고전위로부터 저전위로의 천이에이어지는 AUCT의 턴 오프를 지연시켜 아웃풋 어스 도선 인덕턴스에 축적된 언더슛 전지 에너지를 소산시키도록 AUCT의 주전류 통로의 소산용 저항 및 동력 어스 도신 인덕턴스를 통한 순간 희생 전류 흐름을 확립하는 언더슛 방지 회로.
  37. 제36항에 있어서, CPR 저항 소자와 직렬로 접속된 주전류 통로 제1 및 제2 노드를 갖는 언더슛 방지 트랜지스터 소자(AUST), 아웃풋 어스에서의 순간적인 전위 언더슛 발생중에 순간 어스 언더슛 신호(GUS)를 발생시키는 언더슛 검출회로를 부가적으로 포함하며, 상기 GUS는, 아웃풋 어스도선 인덕턴스에 축적된 언더슛 에너지를 소산시키도록, 아웃풋에서의 고전위로부터 저전위로의 천이중에 AUCT의 턴 오프를 더욱 지연시켜 AUCT 주전류 통로의 소산용 저항 및 아웃풋 어스 도선 인덕턴스를 통한 회생전류의 순간적 흐름을 연장시키는 언더슛 방지 회로.
  38. 제30항에 있어서, 트랜지스터 소자들이 MOS 트랜지스터 소자를 포함하는 언더슛 방지회로.
  39. 제30항에 있어서, 상기 트랜지스터 소자가 바이폴라 트랜지스터 소자를 포함하는 언더슛 방지 회로.
  40. 아웃풋 어스(PG)를 제공하는 아웃풋 어스 도선 및 아웃풋 공급부(PV)를 제공하는 아웃풋 공급 도선을 구비한 복수 스테이지 회로용 언더슛 방지 회로로서, 상기 아웃풋 어스도선이 어스도선 인덕턴스에 의해 특징지워지며, 상기 아웃풋 스테이지는 고전위 및 저전위의 데이타 신호를 수신하는 인풋, 데이타 신호를 공급하는 아웃풋 아웃풋으로 부터 아웃풋 어스로 전류를 가라앉히도록 아웃풋과 아웃풋 어스 사이에 접속된 아웃풋 풀다운 트랜지스터 소자 및 아웃풋 공급부로부터 아웃풋으로 전류를 소싱하도록 아웃풋 공급부(PV)와 아웃풋 사이에 점속된 아웃풋 풀업 트랜지스터 소자를 포함하며, 상기 트랜지스터 소자는 각기, 주전류 통로 및 주전류 통로 제1 및 제2 노드, 주전류 통로의 도전 상태를 제어하는 제어 노드를 포함하며, 상기 아웃풋 어스(PC)는, 아웃풋에서의 고전위로부터 저전위로의 천이중에 어스 도선 인덕턴스에 기인한 어스 전위 언더슛을 포함한 어스 잡음을 받는 언더슛 방지 회로에 있어서, 상기 언더슛 방지 회로는, 아웃풋 어스(PG) 및 아웃풋 어스도선 인덕턴스 언더슛 방지 회로에 작동 연결된 주전류 통로 제1 및 제2 노드를 가지며 주전류 통로에는 회생전류를 소산시키도록 선택저항이 구성 배치되어있는 언더슛 방지 회로 트랜지스터 소자(AUCT), 아웃풋 어스 도선 인덕턴스내에 축적된 언더슛 전기 에너지를 소산시키도록, 아웃풋에서의 고전위로부터 저전위로의 천이에 이어서 아웃풋 공급부(PV)로부터 아웃풋 주전류 통로 및 아웃풋 어스 도선 인덕턴스를 통한 순간적 희생 전류 흐름을 AUCT의 주전류 통로를 통해서 확립하도록 구성 배치되어있는 AUCT 도전상태 제어용 AUCT 제어 회로를 포함하며, 상기 AUCT 제어 회로는, 상기 순간적 희생 전류 흐름을 확립하도록 AUCT의 텬 오프를 지연시키기위하여 아웃풋 공급부와 AUCT 제어 노드 사이에 접속된 언더슛 방지 제어 통로 저항 소자(CPR) 및 아웃풋 스테이지의 논리 조건에 따라서 AUCT의 도전상태를 제어하도록 작동 접속된 최소한 하나의 논리 도전 트랜지스터를 포함하는 복수 스테이지용 언더슛 방지 회로.
  41. 제40항에 있어서, AUCT는 주전류 통로 제2 노드에서 상기 아웃풋 스테이지를 통해서 아웃풋 어스에 접속되는 언더슛 방지 회로.
  42. 제40항에 있어서, AUCT 제어 회로가, AUCT 제어 노드와 아웃풋 어스 사이에서 각각의 주전류 통로와 직렬로 접속된 데이타 인풋 조건 트랜지스터(ICT)와 아웃풋 조건 트랜지스터(OCT)를 포함하는 다수의 논리 도전 트랜지스터 소자로 구성되머, 상기 아웃풋 공급부는 CPR 저항 소자를 통해서 AUCT 제어 노드에 접속되며, 상기 ICT는 아웃풋 스테이지의 인풋에서 신호에 의해 조건제어되고 상기 OCT는 아웃풋 스테이지의 아웃풋에서 신호에 의해 조건 제어되어, 동력 어스도선 인덕턴스내에 축적된 전기 에너지를 소산시키도록, 아웃풋 공급부로 부터 AUCT 주전류 통로 및 아웃풋 어스 도선 인덕턴스를 통해서 언더슛 방지 회로내의 순간적 회생전류 흐름을 확립하도록 아웃풋에서의 고전위로부터 저전위로 천이와 관련하여 AUCT 주전류 통로를 통한 순간도전을 제어하는 언더슛 방지 회로.
  43. 제40항에 있어서, 주전류 통로 제1 및 제2 노드가 동력 공급 전류됨과 AUCT 제어핀 사이에서 CPR 저항과 직렬로 접속되는 언더슛 방지 스위치 트랜지스터(AUST), 아웃풋 어스에서의 순간적인 어스 인더슛의 발생중에 순간적 어스 언더슛 신호(GUS)를 발생시키는 어스 언더슛 검출 회로를 부가적으로 포함하며, 상기 GUS는, 아웃풋 어스도선 인덕턴스에 축적된 전기 에너지를 더욱 소산시키도록, 아웃풋에서의 고진위로부터 저전위로의 천이에 이어서 AUCT의 주전류 통로 저항 및 아웃풋 어스 인덕턴스를 통한 희생전류의 순간적 흐름의 턴 오프를 지연시키도록 AUST의 제어핀에 접속되는 언더슛 방지 회로.
  44. 제42항에 있어서, AUCT의 전류 조건에 의한 아웃풋 공급부(PV)내의 간섭을 감소시기기위하여 AUCT의 턴 온중에 희생 전류의 완만한 상승을 야기시키도록 OCT의 제어 노드로의 아웃풋 조건 신호의 전파를 조건 제어하도록 아웃풋과 OCT의 제어 노드 사이에 작동 접속된 아웃풋 네트워크를 부가적으로 포함하는 언더슛 방지회로.
  45. 제40항에 있어서, 아웃풋 스테이지가 이웃풋 가능화(OE) 신호를 가지는 3상 아웃트 디바어스를 포함하며, AUCT 제어 회로가, 3상 아웃풋 디바어스의 고임피던스 제3 상태에서 AUCT를 불능화하도록 AUCT 제어 회로에 작동 접속된 아웃풋 가능화 조건 트랜지스터 소자(OECT)를 부가적으로 포함하는 언더슛 방지 회로.
  46. 비교적 조용한 어스(QG)를 포함하는 내부 어스 도선을 구비한 최소한 하나의 인풋 스테이지와 아웃풋 어스(PG)를 포함하는 아웃풋 어스 도선 및 아웃풋 공급(PV)를 포함하는 아웃풋 공급 도선을 구비한 최소한 하나의 아웃풋 스테이지를 가지는 복수 스테이지 회로용 저 잡음 회로로서, 상기 내부 어스 도선 및 아웃풋 어스 도선은 도선 인덕턴스를 지니고 외부 어스에 접속하도록 상호 격리되어 있으며, 상기 아웃풋 스테이지는, 고전위 및 저전위의 데이타 신호를 수신하는 인풋 및 데이타 신호를 공급하는 아웃풋, 전류를 아웃풋으로부티 아웃풋 어스로 가라앉히도록 아웃풋과 아웃풋 어스 사이에 접속된 아웃풋 풀다운 트랜지스터 소자, 전류를 아웃풋 공급부로부터 아웃풋으로 소싱히도록 아웃풋 공급부와 아웃풋 사이에 접속된 아웃풋 풀업 트랜지스터 소자를 포함하며, 상기 트랜지스터 소자 각각은, 주전류 통로 제1 및 제2 노드를 갖는 주전류 통로와 주전류 통로의 도전 상태를 제어하는 제어 노드 및 제어 회로를 포함하는 저잡음 회로에 있어서, 언더슛 방지 회로내에 접속된 주전류 통로 제1 및 제2 노드를 가지며 도전상태의 주전류 통로내의 선택 저항에 의해 특징지워지는 언더슛 방지 회로(AUCT)를 포함하고, 아웃풋 공급부로부터, AUCT 주전류 통로 저항 및 아웃풋 어스 도선 인덕턴스를 통하는 회생 전류 통로를 형성하는 언더슛 방지 회로, 아웃풋 어스 도선 인덕턴스에 축적된 언더슛 전기 에너지를 소산시키도록 아웃풋에서의 고전위로부터 저전위로의 천이에이어 언더슛 방지 회로내에 순간적 희생전류를 확립하도록 구성 배치되어있고 AUCT의 제어 노드에 작동 연결된 AUCT 제어 회로, 조용한 어스에 비해 동력 어스내에 어스 전위 도약이 순간적으로 발생하는동안 순간적인 어스 도약 신호(GBS)를 발생시키는 어스 도약 검출 회로, 아웃풋 풀다운 트랜지스터 소자의 제어 회로에 접속된 주전류 통로 제1 및 제2 노드를 가지며, 주전류 통로에 도전 상태에서는, 저 저항을, 비도전 상태에서는, 고저항을 갖는 도약 방지 트랜지스터 소자(ABT), 아웃풋 풀다운 트랜지스터 소자의 턴온을 순간적으로 억제하여 아웃풋 어스에서의 어스 도약을 억제하도록 어스 도약 회로로부터의 순간 CBS중에 아웃풋 풀다운 트랜지스터 소자의 제어 회로에서 저항을 순간적으로 상승시키도록 구성 배치되어있고 ABT의 제어 노드에 작동 연결된 상기 어스 도약 검출 회로를 포함하는 ABT 제어 회로를 포함하는 저잡음 회로.
  47. 제46항에 있어서, AUCT 제어 회로가, 상기 아웃풋 스테이지의 논리 조건에 응답하여 AUCT 주전류 통로 도전 상태를 제어하는 다수의 논리 조건 트랜지스터를 포함하는 저잡음 회로.
  48. 제47항에 있어서, 논리조건 트랜지스터들이, 아웃풋에서의 고전위로부터 저전위로 천이시에 AUCT에 의한 순간 도전을 가능하게하도록 작동 연결된 데이타 인풋 조건 트랜지스터(ICT)와 데이타 아웃풋 조건 트랜지스터(OCT)를 포함하는 저잡음 회로.
  49. 제48항에 있어서, 논리 조건 트랜지스터(ICT)와 아웃풋 조건 트랜지스터(OCT)가 아웃풋 스테이지의 AUCT 제어 노드와 아웃풋 사이에서 각각의 주전류 통로와 직렬로 접속되어있는 저잡음 회로.
  50. 제46항에 있어서, AUCT 제어 회로가, AUCT의 턴 오프를 지연시키도록 아웃풋 공급부와 AUCT 제어 노드사이에 접속되어 아웃풋에서의 고전위로부터 저전위로의 천이에이어 언더슛 방지 회로내에서 순간적 희생전류가 흐를수있게하는 저잡음 회로.
  51. 제50항에 있어서, 조용한 어스에비해서 동력어스에서 순간적인 전의의 어스 언더슛이 발생하는중에 순간 어스 언더슛 신호(CUS)를 발생시키는 어스 언더슛 검출 회로, 아웃풋 공급부와 AUCT 제어 노드 사이에서 상기 CPR 저항 소자와 직렬로 주전류 통로와 작동 연결된 언더슛 방지 스위치 트랜지스터 소자(AUST)를 부가적으로 포함하며, 상기 AUCT의 제어 노드는, AUCT의 저항으로 아웃풋 어스도선 인덕턴스로부터의 언더슛 전기 에너지를 더욱 소산시키도록 어스 언더슛 검출 회로로부터의 순간적 GUS 중에 AUCT의 턴 오프를 더욱 지연시키고 언더슛 방지 회로에서의 순간적 회생 전류흐름을 더욱 연장시키도록 어스 언더슛 검출 회로에 접속되어있는 저잡음 회로.
  52. 제46항에 있어서, ABT 제어 회로가 아웃풋 스테이지의 논리 조건에 응답하여 ABT의 도전 상태를 제어하는 최소한 하나의 논리 도전 트랜지스터를 포함하는 저잡음 회로.
  53. 제52항에 있어서, ABT 제어 회로의 논리 조건 트랜지스터가, 아웃풋 스테이지의 인풋에서의 데이타 신호에 응답하여 ABT 주전류통로의 도전상태를 조건 제어하는 데이타 인풋 조건 트랜지스터(ICT2)를 포함하는 저잡음 회로.
  54. 제53항에 있어서, 아웃풋 스테이지가 3상 아웃풋 가능화(OE) 신호를 갖는 3상 디바이를 포함하며, ABT 제어 회로의 또 다른 논리 조건 트랜지스터가, 3상 디바어스 OE 신호의 도전에 응답하여 ABT 주전류 통로의 도전 상태를 조건 제어하는 아웃풋 가능화 조건 트랜지스터(OECT2)를 포함하는 저잡음 회로.
  55. 제46항에 있어서, 아웃풋 스테이지가, 아웃풋 가능화(OE) 신호를 갖는 3상 아웃풋 디바어스 및 3상 제어 트랜지스터 소자(TCT)를 포함하며, 최소한 하나의 TCT는, 3상 조건중에 풀다운 트랜지스터를 불능화시키도록 풀다운 트랜지스터 소자의 제어 회로에 접속되어있으며, 상기 최소한 하나의 TCT도 ABT를 포함하는 저잡음 회로.
  56. 아웃풋 공급부(PV) 및 도선 인덕턴스를 포함하는 아웃풋Vcc 공급 도선을 가지는 아웃풋 스테이지를 구비한 복수 스테이지 회로용 오버슛 방지 회로로서, 상기 아웃풋 스테이지는, 고전위 및 저전위의 데이타 신호를 수신하는 인풋 및 데이타 신호를 공급하는 아웃풋, 전류를 아웃풋으로부터 어스로 가라앉히도록 아웃풋과 어스 사이에 접속된 아웃풋 풀다운 트랜지스터 소자 및 전류를 아웃풋 공급부로부터 아웃풋으로 소싱하도록 아웃풋 공급부(PV)와 어스 사이에 접속된 아웃풋 풀업 트랜지스터 소자를 아웃풋 공급 PV 도선 인덕턴스에 축적된 오버슛 전기 에너지를 소산시키도록 도진상태의 주전류 통로내의 선택 저항을 포함하고 AOCT 주전류 통로를 통해서 상기 아웃풋 공급부(PV)로부터 그리고 아웃풋 도선 인덕턴스를 통해서 희생 전류의 순간적 흐름을 확립하는 AOCT 제어 회로를 포함하는 오버슛 방지 회로.
  57. 제56항에 있어서, AOCT 제어 회로가, 아웃풋 공급부(PV)에서의 순간적 전위 오버슛 발생중에 순간 Vcc 오버슛 신호(VOS)를 발생시키는 오버슛 검출회로를 포함하며, 상기 VOS는, 아웃풋 공급 PV 도선 인덕턴스로부터 오버슛 전기 에너지를 감쇠 및 소산시키도록, AOCT 주전류 통로의 저항 및 아웃풋 공급 도선 인덕턴스를 통한 희생전류의 순간적 흐름을 야기시키는 오버슛 방지 회로.
  58. 제56항에 있어서, AOCT의 제어 노드가 비교적 조용한 기준 공급부에 접속되어, AOCT도, 조용한 포함하며, 상기 트랜지스터 소자들은, 주전류 통로 및 주전류 통로 제1 및 제2 노드 및 주전류 통로의 도전 상태를 제어하는 제어 노드 및 제어 회로를 포함하는 복수 스테이지용 오버슛 방지 회로에 있어서, 아웃풋 공급부(PV)와 어스 사이 및 아웃풋 공급 도선 인덕턴스를 통해서 연장하는 오버슛 방지 회로에 접속된 주전류 통로 제1 및 제2노드를 갖는 오버슛 방지 회로 트랜지스터 소자(AOCT), 기준 공급부에 비해 아웃풋 공급부(PV)에서 순간적인 진위 오버슛이 발생하는중에 자신의 AOCT 제어 노드에서 순간적인 Vcc 오버슛 신호(VOS)를 발생시키는 오버슛 검출 회로 기능을하는 언더슛 방지 회로.
  59. 어스 레일 및 비교적 조용한 동릭 공급 레인을 갖는 인풋 스톄이지 및 스위칭 이웃풋 트랜지스터 소자와 각기 도선 인덕턴스에 의해 특징 지워지는 어스 레일 및 공급 아웃풋 레일을 구비하고, 상기 동력 레일이 아웃풋 트랜지스터 소자의 스위칭중에 동력 레일 잡음을 받는, 집적회로 디바어스용 동력 레일 잡음 검출 회로로서, 아웃풋 트랜지스터 소자의 스위칭시에 조용한 동력 레일에 비해서 아웃풋 동력 레일에서의 순간 전압차를 검출하도록 아웃풋 동력 레일과 관련된 조용한 동력레일 사이에 작동 연결된 동력 레일 전압차 검출기를 포함하며, 상기 동력 레일 전압차 검출기는 검출된 순간 전압차의 발생중에 순간 동력 레일 잡음 신호(PRNS)를 발생시키는 동력 레일 잡음 검출 회로.
  60. 제59항에 있어서, 동력 레일 전압차 검출기가 조용한 어스 동력 레일에대한 어스 아웃풋 동력 레일내의 순간 어스 진압차를 검출하도록 각동 연결된 어스 동력 레일 전압차 검출기를 포함하는 동력 레일 잡음 검출 회로.
  61. 제59항에 있어서, 동력 레일 전압차 검출기가, 조용한 공급 동력 레일에대해 공급 아웃풋 동력 레일의 순간 공급 전압차를 검출하도록 작동 연결된 공급 동력 레일 전압차 검출기를 포함하는 동력 레일 잡음 검출 회로.
  62. 비교적 조용한 어스(QG)를 포함하는 내부어스 라인을 갖는 최소한 하나의 인풋 스테이지와 아웃풋 어스(PG)를 포함하는 아웃풋 어스 라인을 갖는 최소한 하나의 아웃풋 스테이지를 구비하며, 상기 내부 어스라인과 아웃풋 어스 라인은 상호 분리되어있으며, 상기 아웃풋 스테이지는 고전위 및 저전위의 데이타 신호를 공급하는 아웃풋을 포함하며, 상기 아웃풋 어스는 아웃풋에서의 고전위로부터 저전위로의 천이중에 어스 도약 및 어스 언더슛을 포함하는 어스 잡음을 받는, 복수 스테이지 회로용 잡음 검출 회로로서, 트랜지스터 소자의 주전류 통로를 형성하는 주전류 통로의 제1 및 제2 노드들, 주전류 통로의 도전상태를 제어하는 제어 노드, 상기 제1 노드에 접속된 동력 공급 회로 수단은 구비한 어스 잡음 검출 트랜지스터 소자를 포함하며, 상기 제어 노느는 조용한 어스와 아웃풋 어스중 하나에 접속되고, 주전류 통로의 상기 제2 노드는, 어스 잡음 검출 트랜지스터 소자의 주전류 통로의 도전상태의 순간적 변화를 야기시키는, 조용한 어스와 아웃풋어스 사이의 순간 어스 전위차 발생중에 주전류 통로의 제1 노드에서 순간 어스 잡음 신호(GNS)를 발생시키는 어스 잡음 검출 회로.
  63. 제62항에 있어서, 어스 잡음 검출 트랜지스터 소자가 어스 도약 검출기(GBD) 트랜지스터 소자를 포함하며, GBD 트랜지스터 소자의 도전 상태의 순간적 변화를 야기시키는, 조용한 어스에 대해 아웃풋 어스내에서의 순간적 어스 전위 도약 발생중에 주전류 통로의 제1 노드에서 순간 어스 도약 신호(GBS)를 발생시키도록 주전류 통로의 제2 노드가 어스 상기 제어 노드가 아웃풋 어스에 접속되는 어스 잡음 검출 회로.
  64. 제63항에 있어서, GBD 트랜지스터 소자가 MOS 트랜지스터 소자인 어스 잡음 검출 회로.
  65. 제63항에 있어서, GBD 트랜지스터 소자가 바이폴라 트랜지스터 소자인 어스 잡음 검출 회로.
  66. 제64항에 있어서, GBD MOS 트랜지스터 소자가 NMOS 트랜지스터 소자이며, 제1 노드가 드레인 노드이고 제2 노드가 소스 노드이며, 제어 노드가 게이트 노드인 어스 잡음 검출 회로.
  67. 제65항에 있어서, GBD 바이폴라 트랜지스터 소자가 NPN 트랜지스터 소자이고, 제1노드가 콜렉터 노드이고, 제2 노드가 에미터 노드이며, 제어 노드는 베이스 노드인 어스 잡음 검출 회로.
  68. 제63항에 있어서, 순간 GBS를 수신하도록 접속된 전류 증폭 비역전 스테이지를 또한 포함하며, 어스 노이즈 검출 의로가, 아웃풋 어스내의 어스 전위 도약의 순간적 발생중에 저전위의 최종 순간 GBS를 공급하는 어스잡음 검출 회로.
  69. 제63항에 있어서, 순간 GBS를 수신하도록 접속된 전류 증폭 역전 스테이지를 또한 포함하며, 어스 잡음 검출 회로가, 아웃풋 어스내의 순간적 어스 전위 도약 발생중에 고전위의의 최종 순간 GBS를 공급하는 어스 잡음 검출 회로.
  70. 제66항에 있어서, GBS NMOS 트랜지스터 소자의 상기 제1 핀에 접속된 동력 공급 회로 수단이, MOS 트랜지스터의 상기 제1 핀과 Vcc 동력 공급부 사이에 접속된 PMOS 트랜지스터 소자를 포함하는 어스 잠을 검출 회로.
  71. 제62항에 있어서, 어스 잡음 검출 트랜지스터 소자가 어스 언더슛 검출(GUD) 트랜지스터를 포함하며, GUD 트랜지스터 소자의 주전류 통로의 도전 상태의 순간적 변화를 야기시키는, 조용한 어스에 대한 아웃풋 어스에서의 어스 전위 언더슛의 순간적발생중에 주전류 통로의 제1 노드에서 순간 어스 언더슛 신호(GUS)를 발생시키도록 주전류 통로의 상기 제어 노드가 아웃풋 어스에 접속되어있고, 상기 제어 노드가 조용한 어스에 접속되어 있고, 상기 제어 노드가 조용한 어스에 접속되어 있는 어스 잡음 검출 회로.
  72. 제71항에 있어서, GUD 트랜지스터 소자가 NMOS 트랜지스터이고, 제1노드가 드레인 노드이며, 제2 노드가 소스노드이고, 제어 노드가 게이트 노드인 어스 노이즈 검출 회로.
  73. 제71항에 있어서, GUD 트랜지스터가 바이폴라 NPN 트랜지스터이고, 제1노드가 콜렉터 노드이고, 제2노드가 에미터 노드이며, 제어 노드가 베이스 노드인 어스 잡음 검출 회로.
  74. 제71항에 있어서, 순간 GUS를 수신하도록 접속된 전류 증폭 역전 스테이지를 또한 포함하여, 어스 잡음검출 회로가, 아웃풋 어스에서의 어스 전위의 순간적 발생중에 고전위의 최종 수간 GUS를 공급하는 어스 잡음 검출 회로.
  75. 제72항에 있어서, GUD 트랜지스터 소자의 제1핀에 접속된 동력 공급 회로 수단이, 상기 제1 노드와 Vcc 동력 공급부 사이에 접속된 PMOS 트랜지스터를 포함하는 어스 잡음 검출 회로.
  76. 비교적 조용한 어스(QG)를 포함하는 내부어스 라인을 갖는 최소한 하나의 인풋 스테이지와 아웃풋 어스(PG)를 포함하는 아웃풋 어스 라인을 갖는 최소한 하나의 아웃풋 스테이지를 구비하고, 상기 내부 어스 라인 및 아웃풋 어스 라인은 상호 격리되어있으며, 상기 아웃풋 스테이지는 고전위 및 저전위의 데이타 신호르 공급하는 상기 아웃풋 어스는 상기 아웃풋에서의 고전위로부터 저전위로 천이중에 어스 전의 도약을 받는, 복수 스테이지 회로용 어스 도약 검출(GBD) 회로로서, 트랜지스터 소자의 주전류 통로를 형성하는 주전류 통로의 제1 및 제2 노드, 주전류 통로의 도전 상태를 제어하는 제어 노드 및 상기 제어 노드에 접속된 동력 공급회로 수단을 구비한 어스 도약 검출(GBD) 트랜지스터 소자를 포함하며, GBD 트랜지스터 소자의 주전류 통로의 도전 상태의 순간적 변화를 야기시키는 조용한 어스에 대한 아웃풋 어스에서의 어스 전위 도약의 순간적 발생증에 주전류 통로의 제1노드에 순간적 어스 도약 신호(GBS)를 발생시키도록, 상기 제어 노드가 아웃풋 어스에 접속되고, 상기 주전류 통로의 제2 노드가 조용한 어스에 접속되는 어스 도약 검출 회로.
  77. 제76항에 있어서, GBS를 수신하도록 접속된 전류 증폭 스테이지를 또한 포함하는 어스 도약 검출 회로.
  78. 제77항에 있어서, 전류 증폭 스테이지가, 전류 증폭 비역전 스테이지를 포함하며, GBD 회로가 아웃풋 어스에서의 어스 전위 도약의 순간적 발생증에 저전위의 순간 GBS를 공급하는 어스 도약 검출 회로.
  79. 비교적 조용한 어스(QG)를 포함하는 내부어스 라인을 갖는 최소한 하나의 인풋 스테이지와 아웃풋 어스(PG)를 포함하는 아웃풋 어스 라인을 갖는 최소한 하나의 아웃풋 스테이지를 구비하고, 상기 내부 어스 라인과 아웃풋 어스 라인을 상호 격리되어있고, 상기 아웃풋 스테이지는 고전위 및 저전위의 데이타 신호를 공급하는 아웃풋울 포함하며, 상기 어스는 아웃풋에서의 저전위로부터 고전위의 천이중에 어스 언더슛을 받는. 복수 스테이지 회로용 어스 언더슛 검출(GUD) 회로로서, 트랜지스터 소자의 주 전류 통로를 형성하는 주전류 통로의 제1 및 제2 노드, 주전류 통로의 도전상태를 제어하는 제어 노드 및 상기 제1 노드에 접속된 동력 공급회로 수단을 구비한 어스 언더슛 검출(GUD) 트랜지스터 소자를 포함하고, GUD 트랜지스터 소자의 주전류 통로의 도전 상태의 순간적 변화를 야기시키는 조용한 어스애 대한 아웃풋 어스에서의 어스 전위 언더슛의 순간적 발생중에 주전류통로의 제1 노드에서 순간 어스 언더슛 신호(GUS)를 발생시키도록, 상기 제어 노드가 조용한 어스에 접속되고 상기 주전류 통로의 제2 노드가 아웃풋 어스에 접속되어있는 어스 언더슛 검출 회로.
  80. 제79항에 있어서, GUS를 수신하도록 전류 증폭 스테이지를 또한 포함하는 어스 언더슛 검출회로.
  81. 제80항에 있어서, 전류 증폭 스테이지가 역전 스테이지를 포함하고, GUD 회로가, 아웃풋 어스에서의 어스 전위 언더슛의 순간적 발생중에 고전위의 최종 순간 GUS를 공급하는 어스 언더슛 회로.
  82. 비교적 조용한 공급부(QV)를 포함하는 내부Vcc 공급 도선을 갖는 최소한 하나의 인풋 스테이지와 아웃풋 공급부(PV)를 포함하는 아웃풋 Vcc 공급 도선을 갖는 최소한 하나의 아웃풋 스테이지를 구비하고, 상기 내부 공급 도선 및 아웃풋 공급 도선은 상호 격리되어있으며, 상기 아웃풋 스테이지는 고전위 및 저전위의 데이타 신호를 공급하는 아웃풋을 포함하고, 상기 아웃풋 공급부(PV)는 아웃풋에서의 저전위로부터 고전위로 천이중에 Vcc 강하 및 오버 슛트를 포함한 공급 잡음을 받는, 복수 스테이지용 공급 동력 잡음 검출 회로로서, 트랜지스터의 주전류 통로를 형성하는 제1 및 제2 노드, 주전류 통로의 도전상태를 제어하는 제어 노드 및 상기 제2 노드에 접속된 어스 회로 수단을 구비한 공급 동력 잡음 검출 트랜지스터 소자를 포함하고, 공급 잡음 검출 트랜지스터의 주전류 통로의 도전상태의 순간적 변화를 야기시키는 조용한 공급부(QV)와 아웃풋 공급부(PV) 사이의 공급 전위차의 순간적 발생중에 주전류 통로의 제2 노드에서 순간 공급 잡음 신호(VNS)를 발생시키도록, 상기 제어 노드가 조용한 공급부(QV)와 아웃풋 공급부(PV)중 하나에 접속되어있고, 상기 주전류 통로의 상기 제1 노드가 조용한 공급부(QV)와 아웃풋 공급부(PV)중 다른것에 접속되어있는 공급 동력 잡음 검출회로.
  83. 제82항에 있어서, 공급 동력 잡음 검출 트랜지스터 소자가Vcc 강하 검출(VDD) 트랜지스터 소자를 포함하며, VDD 트랜지스터 소자의 주전류 통로의 모선 상태의 순간적 변화를 야기시키는 조용한 공급부(QV)에 대한 아웃풋 공급부(PV)에서의 전위의 순간적 Vcc 강하 발생중에 주 전류통로의 제2 노드에서 순간 Vcc 강하 신호(VDS)를 발생시키도록, 상기 제어 노드가 아웃풋 공급부(PV)에 접속되고 주전류 통로의 제1노드가 조용한 공급부(QV)에 접속되어 있는 공급 동력 잡음 검출 회로.
  84. 제83항에 있어서, VDD 트랜지스터 소자가 MOS 트랜지스터 소자인 공급 동력 잡음 검출 회로.
  85. 제83항에 있어서, VDD 트랜지스터 소자가 바이폴라 트랜지스터 소자인 공급 동력 잡음 검출 회로.
  86. 제84항에 있어서, VDD MOS 트랜지스터 소자가 PMOS 트랜지스터 소자이며, 제1 노드가 소스 노드이고, 제2 노드가 드레인 노드이며, 제어 노드가 게이트 노드인 공급 동력 잡음 검출 회로.
  87. 제85항에 있어서, VDD 바이폴라 트랜지스터 소자가 PNP 트랜지스터 소자이고, 제1노드가 에미터 노드이며, 제2 노드가 콜렉터 노드이고, 제어 노드가 베이스 노드인 공급 동력 잡음 검출 회로.
  88. 제83항에 있어서, 순간 VDS를 수신하도록 접속된 전류 증폭 비역전 스테이지를 또한 포함하여, 동력 잡음 검출 회로가, 아웃풋 공급부(PV)에서의 전위의 Vcc 강하의 순간적 발생중에 고전위의 최종 순간 VDS를 공급하는 공급 동력 잡음 검출 회로.
  89. 제83항에 있어서, 순간 VDS를 수신하도록 접속된 전류 증폭 역전 스테이지를 포함하고, 동력 잡음 검출회로가 아웃풋 공급부(PV)에서의 전위에 있어서 순간적 Vcc 강하 발생중에 저전위의 최종 순간 VDS 아웃풋을 공급하는 공급 동력 잡음 검출 회로.
  90. 제82항에 있어서, 동력 잡음 검출 트랜지스터 소자가 Vcc 오버슛 검출(VOD) 트랜지스터 소자를 포함하고, VOD 트랜지스터 소자의 주 전류 통로의 도전상태에 있어서 순간적 변화를 야기시키는, 조용한 공급부(QV)에 대한 아웃풋 공급부(PV)에서의 전위의 VP 오버슛의 순간 발생중에 주전류 통로의 제2 노드에서 순간PV 오버슛 신호(VOS)를 발생시키도록 상기 제어 노드가 조용한 공급부(PV)에 접속되어있고 상기 주전류 통로의 제1 노드가 아웃풋 공급부(PV)에 접속되어 있는 공급 동력 잡음 검출 회로.
  91. 제90항에 있어서, VOD 트랜지스터 소자가 PMOS 트랜지스터 소자이고, 제1 노드가 소스 노드이며, 제2노드가 드레인 노드이고, 제어 노드가 게이트 노드인 공급 동력 잡음 검출 회로.
  92. 제90항에 있어서, VOD 트랜지스터 소자가 바이폴라 PNP 트랜지스터 소자이고, 제1노드가 에미터 노드이며, 제2 노드가 콜렉터 노드이고, 제어 노드가 베이스 노드인 공급 동력 잡음 검출 회로.
  93. 제90항에 있어서, 순간 VOS를 수신하도록 접속된 최소한 하나의 전류 증폭 스테이지를 또한 포함하며, 동력 잡음 검출 회로가 아웃풋 공급부(PV)에서의 전위의 PV 오버슛의 순간적 발생중에 고전위의 최종 순간 VOS를 공급하는 공급 동력 잡음 검출 회로.
  94. 스위칭 아웃풋 트랜지스터 소자를 갖는 아웃풋 스테이지와 도선 인덕턴스에 의해 특징 지워지는 각각의 어스 동력 레일 및 공급 아웃풋 레일을 구비하고, 상기 아웃풋 동력 레일은 아웃풋 트랜지스터의 스위칭중에 동력 레일 순간 전압 잡음을 받는 동력 레일 잡음 검출 회로로서, 아웃풋 트랜지스터 소자의 스위칭시에 아웃풋 동력레일 도선 인덕턴스를 가로지른 순간 전압 강하를 검출 하도록 아웃풋 동력 레일 도선 인덕턴스를 가로질러 작동 연결된 동력 레일 순간 전압 잡음 검출기를 포함하며, 상기 동력 레일 잡음 검출기는, 검출된 전압 강하의 발생중에 순간 동력 레일 잡음 신호(PRNS)를 발생시키는 동력 레일 잡음 검출 회로.
    ※참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019900003785A 1989-03-22 1990-03-21 잡음 방지 회로 KR900015312A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/327,348 US5049763A (en) 1989-03-22 1989-03-22 Anti-noise circuits
US327348 1989-03-22

Publications (1)

Publication Number Publication Date
KR900015312A true KR900015312A (ko) 1990-10-26

Family

ID=23276185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003785A KR900015312A (ko) 1989-03-22 1990-03-21 잡음 방지 회로

Country Status (6)

Country Link
US (1) US5049763A (ko)
EP (1) EP0388767B1 (ko)
JP (1) JP2977223B2 (ko)
KR (1) KR900015312A (ko)
CA (1) CA2012671A1 (ko)
DE (1) DE69028646T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173621A (en) * 1986-06-30 1992-12-22 Fairchild Semiconductor Corporation Transceiver with isolated power rails for ground bounce reduction
US5103118A (en) * 1990-11-19 1992-04-07 National Semiconductor Corporation High speed anti-undershoot and anti-overshoot circuit
US5149991A (en) * 1991-06-06 1992-09-22 National Semiconductor Corporation Ground bounce blocking output buffer circuit
US5218239A (en) * 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
US5256914A (en) * 1991-10-03 1993-10-26 National Semiconductor Corporation Short circuit protection circuit and method for output buffers
JPH05129561A (ja) * 1991-10-31 1993-05-25 Nippon Steel Corp 半導体記憶装置
US5204554A (en) * 1991-12-06 1993-04-20 National Semiconductor Corporation Partial isolation of power rails for output buffer circuits
JP2567172B2 (ja) * 1992-01-09 1996-12-25 株式会社東芝 半導体回路の出力段に配置される出力回路
US5311083A (en) * 1993-01-25 1994-05-10 Standard Microsystems Corporation Very low voltage inter-chip CMOS logic signaling for large numbers of high-speed output lines each associated with large capacitive loads
JPH077407A (ja) * 1993-02-08 1995-01-10 Fujitsu Ltd 半導体集積回路装置
US5438277A (en) * 1993-03-19 1995-08-01 Advanced Micro Devices, Inc. Ground bounce isolated output buffer
US6295572B1 (en) * 1994-01-24 2001-09-25 Advanced Micro Devices, Inc. Integrated SCSI and ethernet controller on a PCI local bus
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver
US5872811A (en) * 1996-07-08 1999-02-16 Analog Devices, Inc. Differential line driver
US5903169A (en) * 1996-07-24 1999-05-11 Lg Semicon Co., Ltd. Charge recycling differential logic (CRDL) circuit and storage elements and devices using the same
US5859548A (en) * 1996-07-24 1999-01-12 Lg Semicon Co., Ltd. Charge recycling differential logic (CRDL) circuit and devices using the same
US6614633B1 (en) * 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6680604B2 (en) * 2000-03-27 2004-01-20 Intersil Corporation Methods to control the droop when powering dual mode processors and associated circuits
US6806729B2 (en) * 2001-01-19 2004-10-19 Dell Products L.P. Ground bounce detection circuit for use in data error reduction
JP2006525700A (ja) 2003-02-25 2006-11-09 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電源雑音を決定するための方法および回路装置
US8866556B2 (en) * 2009-02-27 2014-10-21 Analog Bits, Inc. Phase shift phase locked loop
US8742957B2 (en) 2010-12-15 2014-06-03 Analog Bits, Inc. Multi-variable multi-wire interconnect
DE102014207427A1 (de) * 2014-04-17 2015-10-22 Bombardier Transportation Gmbh Vorrichtung und Verfahren zur Detektion eines Störkörpers in einem System zur induktiven Energieübertragung sowie System zur induktiven Energieübertragung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974404A (en) * 1973-02-15 1976-08-10 Motorola, Inc. Integrated circuit interface stage for high noise environment
US3898482A (en) * 1974-03-29 1975-08-05 Fairchild Camera Instr Co Noise suppression circuit
JPS57164548A (en) * 1981-04-02 1982-10-09 Nec Corp Semiconductor device
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4613771A (en) * 1984-04-18 1986-09-23 Burroughs Corporation Integrated circuit having three power bases and proportioned parasitic resistive and capacitive coupling to reduce output noise
US4609834A (en) * 1984-12-24 1986-09-02 Burroughs Corporation Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise
KR940006585B1 (ko) * 1985-02-28 1994-07-22 소니 가부시키가이샤 반도체 회로장치
JPS6253517A (ja) * 1985-09-03 1987-03-09 Toshiba Corp 信号駆動回路
NL8601558A (nl) * 1986-06-17 1988-01-18 Philips Nv Geintegreerde logische schakeling voorzien van een uitgangsschakeling voor het opwekken van een in de tijd begrensd toenemende uitgangsstroom.
JPS63234623A (ja) * 1987-03-23 1988-09-29 Toshiba Corp 半導体集積回路
JPS63250216A (ja) * 1987-04-06 1988-10-18 Nec Ic Microcomput Syst Ltd 誤動作防止回路
US4791521A (en) * 1987-04-07 1988-12-13 Western Digital Corporation Method and apparatus for reducing transient noise by premagnetization of parasitic inductance
US4777389A (en) * 1987-08-13 1988-10-11 Advanced Micro Devices, Inc. Output buffer circuits for reducing ground bounce noise
JPH01113993A (ja) * 1987-10-28 1989-05-02 Toshiba Corp 半導体集積回路
DE3739872A1 (de) * 1987-11-25 1989-06-08 Texas Instruments Deutschland Integrierte schaltung
US4782252A (en) * 1987-12-08 1988-11-01 Advanced Micro Devices, Inc. Output current control circuit for reducing ground bounce noise
JPH01200819A (ja) * 1988-02-05 1989-08-14 Toshiba Corp メモリ集積回路
US4906867A (en) * 1988-11-09 1990-03-06 Ncr Corporation Buffer circuit with load sensitive transition control
US4961010A (en) * 1989-05-19 1990-10-02 National Semiconductor Corporation Output buffer for reducing switching induced noise

Also Published As

Publication number Publication date
EP0388767B1 (en) 1996-09-25
JP2977223B2 (ja) 1999-11-15
EP0388767A2 (en) 1990-09-26
JPH02281812A (ja) 1990-11-19
DE69028646T2 (de) 1997-04-24
US5049763A (en) 1991-09-17
EP0388767A3 (en) 1991-07-03
DE69028646D1 (de) 1996-10-31
CA2012671A1 (en) 1990-09-22

Similar Documents

Publication Publication Date Title
KR900015312A (ko) 잡음 방지 회로
US5036222A (en) Output buffer circuit with output voltage sensing for reducing switching induced noise
CA2153274C (en) Power-out reset system
JPH06177740A (ja) 電荷蓄積の制御された出力バッファ回路
US5146159A (en) Pin driver for in-circuit test apparatus
JPH05300726A (ja) 電力トランジスタをターン・オン及びターン・オフさせる回路
EP0683564A1 (en) Current switching circuit
KR100660899B1 (ko) 누설 전류 패스를 제거할 수 있는 퓨즈 회로
US4359650A (en) High voltage driver amplifier apparatus
KR100639689B1 (ko) 구동회로
US6917227B1 (en) Efficient gate driver for power device
JP3279607B2 (ja) 高速アンチ・アンダーシュート及びアンチ・オーバーシュート回路
JP2002208849A (ja) 誘導性負荷駆動回路
JPH07245559A (ja) パワーダウン機能を有する出力バッファ回路
JP2002281736A (ja) 絶縁ゲート型半導体素子の故障検出方法および故障検出装置
JP3539757B2 (ja) ＢｉＣＭＯＳ駆動回路を有する電子回路
US8129671B2 (en) Power supply dependent optical receiver and amplifier and photocoupler using the same
US6433613B1 (en) Translating switch circuit with disabling option
KR102485879B1 (ko) 누전차단기
US6832356B1 (en) Gate driver for power device
KR100357967B1 (ko) 바이씨모스(BiCMOS)에미터결합로직-씨모스레벨변환기
KR101767327B1 (ko) 보호 회로 및 회로 보호 방법
CN106375690B (zh) 一种爆破音消除电路
US5223745A (en) Power down miller killer circuit
JP2002368593A (ja) 半導体回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid