KR900001029A - 고전압용 반도체 소자 및 그 제조방법 - Google Patents

고전압용 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR900001029A
KR900001029A KR1019880007208A KR880007208A KR900001029A KR 900001029 A KR900001029 A KR 900001029A KR 1019880007208 A KR1019880007208 A KR 1019880007208A KR 880007208 A KR880007208 A KR 880007208A KR 900001029 A KR900001029 A KR 900001029A
Authority
KR
South Korea
Prior art keywords
region
etching
field
field limiting
limiting ring
Prior art date
Application number
KR1019880007208A
Other languages
English (en)
Other versions
KR910004317B1 (ko
Inventor
김종오
김진형
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019880007208A priority Critical patent/KR910004317B1/ko
Priority to US07/364,624 priority patent/US5003372A/en
Priority to JP14857689A priority patent/JPH0715988B2/ja
Publication of KR900001029A publication Critical patent/KR900001029A/ko
Application granted granted Critical
Publication of KR910004317B1 publication Critical patent/KR910004317B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

고전압용 반도체 소자 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 고전압용 반도체 소자 및 그 제조방법

Claims (3)

  1. 필드 플레이트와 필드 리미팅 링의 복합구조에서, 주접합부 상에 일정한 유리막으로 필드 플레이트를 형성시키고, 필드 리미팅 링영역은 반도체 확산 방식을 이용하여 반도체의 기판과 반대형 물질을 형성시켜 부상전극을 형성시키는 구조로 이루어진 고전압용 반도체 소자에 있어서, 상기 주접합부의 필드 플레이트영역 일부와 필드 리미팅 링영역 부분을 반도체 에칭기술을 이용하여 에칭홈을 형성시키고, 상기 필드 플레이트영역부분에 형성된 에칭홈은 내부와 외부에, 필드 리미팅 영역부분에 형성된 에칭홈은 내부에 절연막인 유리를 형성한 후, 상기 필드 플레이트상의 홈에는 주접합부와 같은 전극을 형성시키고 필드 리미팅 영역부분에 형성된 에칭홈상에는 부상전극이 형성되도록 구성한 것을 특징으로 하는 고전압용 반도체 소자.
  2. 제 1 항에 있어서, 상기 에칭홈의 에칭 깊이는 주접합부의 P+확산영역과 동일한 깊이로 에칭되고, 각각 동일 크기인 것을 특징으로 하는 고전압용 반도체 소자.
  3. N+기판상에 N-에피텍셜 성장층을 형성시켜, 주접합부의 필드 리미팅 링영역상에 P+확산처리하는 공정과, 상기 P+확산처리된 주접합부 및 필드 리미팅 링영역상에 절연체인 유리를 형성하는 공정과, 상기 형성된 유리층의 주접합부상 필드 플레이트 일부는 N-에피텍셜 성장층의 표면까지 에칭하여 제거시키고, 필드 리미팅 영역상의 일부는 유리 도핑층의 소정깊이만큼 에칭하여 홈을 구성시키는 공정으로 이루어진 고전압용 반도체 제조방법에 있어서, 상기 필드 플레이트영역의 일부를 에칭시키고, 필드 리미팅 링영역 부분을 P+확산영역의 깊이와 동일한 깊이로 에칭시켜 에칭홈을 형성시키는 공정과, 상기 필드 플레이트의 주접합부 위와 필드 리미팅 링영역에 형성된 에칭홈상에 절연막인 유리를 형성하는 공정과, 상기 도핑된 유리층상에 전극을 일정한 두께로 형성하는 공정과, 상기 에칭홈들간의 경계지점에 형성된 전극층을 소정 간격만큼 에칭하여 부상전극을 형성시키는 공정으로 이루어진 것을 특징으로 하는 고전압용 반도체 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007208A 1988-06-16 1988-06-16 고전압용 반도체 소자 및 그 제조방법 KR910004317B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019880007208A KR910004317B1 (ko) 1988-06-16 1988-06-16 고전압용 반도체 소자 및 그 제조방법
US07/364,624 US5003372A (en) 1988-06-16 1989-06-09 High breakdown voltage semiconductor device
JP14857689A JPH0715988B2 (ja) 1988-06-16 1989-06-13 高電圧用半導体素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880007208A KR910004317B1 (ko) 1988-06-16 1988-06-16 고전압용 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR900001029A true KR900001029A (ko) 1990-01-31
KR910004317B1 KR910004317B1 (ko) 1991-06-25

Family

ID=19275225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007208A KR910004317B1 (ko) 1988-06-16 1988-06-16 고전압용 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR910004317B1 (ko)

Also Published As

Publication number Publication date
KR910004317B1 (ko) 1991-06-25

Similar Documents

Publication Publication Date Title
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR960030438A (ko) 반도체 장치 및 그 제조 방법
KR870000763A (ko) 반도체 장치 및 그 제조방법
KR890003036A (ko) 반도체장치
KR840005933A (ko) 전계효과 트랜지스터의 제조방법
KR900019245A (ko) 박막트랜지스터 및 그 제조방법
KR950021772A (ko) 적어도 하나의 모오스(mos) 트랜지스터를 구비한 집적회로의 제조방법
KR870011697A (ko) 고내압 반도체장치 및 그의 제조방법
KR970052023A (ko) 에스 오 아이 소자 및 그의 제조방법
KR930005259A (ko) 반도체 장치 및 그 제조 방법
KR910019260A (ko) 반도체장치및 그의 제조방법
KR940016874A (ko) 실리콘 전계방출 소자 및 그의 제조방법
KR900003967A (ko) 반도체 장치 및 그 제조 방법
KR900001029A (ko) 고전압용 반도체 소자 및 그 제조방법
KR970054180A (ko) 반도체소자 및 제조방법
KR900001028A (ko) 고전압용 반도체 소자 및 그 제조방법
DE3781778D1 (de) Aneinandergefuegte kontaktstruktur mit vermindertem flaechenbedarf.
KR900000998A (ko) 고전압용 반도체 소자 및 그 제조방법
KR900001030A (ko) 고전압용 반도체 소자 및 그 제조방법
KR880010508A (ko) 반도체장치와 그 제조방법
KR940003078A (ko) 고전압용 반도체소자 및 그 제조방법
KR970053807A (ko) 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법
KR940003082A (ko) 박막 트랜지스터 구조 및 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR950007154A (ko) 수직형 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060523

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee