KR900000442B1 - 실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법 - Google Patents

실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법 Download PDF

Info

Publication number
KR900000442B1
KR900000442B1 KR1019850007705A KR850007705A KR900000442B1 KR 900000442 B1 KR900000442 B1 KR 900000442B1 KR 1019850007705 A KR1019850007705 A KR 1019850007705A KR 850007705 A KR850007705 A KR 850007705A KR 900000442 B1 KR900000442 B1 KR 900000442B1
Authority
KR
South Korea
Prior art keywords
aluminum
silicon
layer
metallization layer
silicon wafer
Prior art date
Application number
KR1019850007705A
Other languages
English (en)
Other versions
KR860003651A (ko
Inventor
미노루 이노우에
Original Assignee
후지쓰가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰가부시끼가이샤
Publication of KR860003651A publication Critical patent/KR860003651A/ko
Application granted granted Critical
Publication of KR900000442B1 publication Critical patent/KR900000442B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/388Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674Ge- or Si-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736Al-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

내용 없음.

Description

실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법
제1도는 티타늄의 양과 특정저항율과 크눕(knoop)경도간의 상호관계 그래프.
본 발명은 실리콘 웨이퍼상에 형성된 종래의 알미늄 금속화층들에 고유한 단점들을 제거한 알미늄 금속화층에 관한 것이다.
실리콘 웨이퍼상에 알미늄 금속화층을 형성시키는 공정에서, 첫째, 개구들이 실리콘 웨이퍼의 P-N접합영역상에 형성된 절연층을 통하여 개방된 다음 알미늄의 스퍼터링 공정에 의해 그위에 금속화된다음 건조식각에 의해 패턴된다. 그밖에, 패시베이션(passivation)층이 포스포실리케이트 글래스(PSG)의 화학증기증착에 의해 패턴된 알미늄층상에 형성된다.
실리콘 웨이퍼가 패시베이션층 형상시와 같은 웨이퍼 처리에서 400℃ 내지 500℃의 열처리를 받을때 일정량의 실리콘과 알미늄은 상호 용해시킨다.
그러므로 벌크 절연층은 개구의 외주변에서 연부를 형성한다. 결과적으로, 절연층은 연부아래에 있는 실리콘부분에 구조적 손상을 주게된다. 알미늄이 그 실리콘의 확산된 영역을 특히 구조적 손상이 된 부분에서 침투되어 소위 스파이크가 형성되므로 결국 확산영역의 P-N접합이 파괴된다. 그러한 결함을 방지하기 위해 금속화층의 알미늄에 실리콘을 무게비로 1.0% 내지 2.0%를 첨가하는 것이 알려져 있다. 만일 실리콘의 무게비로 2.0%이상의 양을 알미늄에 첨가할 경우 과포화된 실리콘은 냉각후 침강된다. 이러한 침강은 웨이퍼의 N형 접촉영역상에 알미늄 원소들을 함유하는 실리콘층을 형성한다. 따라서 그 침강은 P형 도체로서 작용하므로 기생 P-N접합이 알미늄의 금속화층과 실리콘의 확산영역의 경계면에 형성되며 비교적 대량의 실리콘 입자들이 알미늄층내에 형성되어 알미늄의 패턴닝시 건조식각후조차 그대로 남아있는다.
다른한편, PSG패시베이션층이 증착될 때 알미늄의 열팽창 계수가 PSG의 것보다 더 크기 때문에 열손싱이 알미늄에 누적되어 알미늄의 더미가 웨이퍼 처리시에 열처리를 반복하는 동안 PSG층을 통하여 돌출되어 패시베이선층의 내습성이 감퇴된다. 이는 알미늄 알맹이 경계면에서의 구조적 손상이 알미늄 알맹이들의 큰 칫수로 인해 비교적 크기 때문이다. 그밖에, 알미늄 알맹이 경계면에서 성장된 실리콘 입자들은 알미늄층의 건조식각에 의해 완전히 제거되기에는 칫수가 너무 크다.
또한 실리콘 웨어퍼상의 도체로서 텅스텐실리사이드와 같은 실리사이드 형태의 알미늄이외의 금속을 사용하는 것도 알려져 있다. 그러나 이러한 실리사이드들은 전기저항이 높고 알미늄 와이어를 접착시키기 어려운 단점을 갖고 있다.
그러므로 본 발명의 목적은 기생 P-N접합형태로 인한 접촉저항의 증가를 방지하는데 있다.
본 발명의 다른 목적은 알미늄을 건조식각하는 동안 침전된 실리콘 입자들을 제거하는 데 있다.
본 발명의 또다른 목적은 알미늄 스파이크들이 형성됨으로 인해 실리콘의 하부층의 확산된 영역의 파괴를 방지하는데 있다.
본 발명이 또다른 목적은 알미늄의 더미들이 돌출됨으로 인해 내습성이 있어 패시베이션층이 파괴됨을 방지하는데 있다.
본 발명의 한 양태에 의하면, 실리콘웨이퍼상에 금속화된 알미늄을 제공하는데, 여기서 금속화된 층은 알미늄 합금으로서, 이는 기본적으로 지르코늄, 몰리브데늄, 텅스텐, 바나디움, 크로뮴 및 포스포인의 그룹으로부터 선택된 적어도 하나의 원소의 무게비를 0.05%내지 5.0%, 실리콘의 무게비를 1.0% 내지 3.0% 그리고 나머지를 알미늄으로 구성된다.
본 발명의 다른 양태에 의하면, 실리콘 웨이퍼상의 알미늄 금속화층을 형성시키기 위한 방법이 제공되는데, 여기서 금속화된 층은 알미늄 합금의 타게트를 사용하는 스퍼터링 공정에 의해 형성되며, 알미늄 합금은 지르코늄, 몰리브데늄, 텅스텐, 티타늄, 바나디움, 크로뮴 및 포스포의 그룹으로부터 선택된 적어도 하나의 원소의 무게비를 0.05% 내지 5.0%, 실리콘의 무게비를 1.0% 내지 3.0% 그리고 나머지를 알미늄을 기본으로 하여 구성된다.
이하 첨부된 도면을 참조하여 본 발명의 양호한 실시예를 상세히 설명하면 다음과 같다.
만일 알미늄 합금내에 지르코늄, 모리브데늄, 텅스텐, 티타늄, 바나디움, 몰리브데늄, 크로뮴 또는 포스포중 적어도 하나의 무게비가 5.0% 이상되는 양이 함유될 경우 금속화층의 특정저항율은 10μΩcm이상으로 증가되고 또한 크눕경도는 120이상 증가되므로 알미늄 와이어의 접착이 어려워진다. 만일 알미늄 합금이 이들 원소들중 하나이상의 무게비가 0.05%이하 되는 양을 함유할 경우에 알미늄의 알맹이 싸이즈를 효율적으로 감소시킬 수 없으므로 더미들을 방지하고 또한 접촉특성을 개선하는 것이 불가능해진다. 제1도는 티타늄의 양과 특정저항율과 크늄 경도간의 상호관계 그래프를 나타낸다.
스퍼터링 온도는 종래의 스퍼터링 온도인 250℃와는 대조적으로 알미늄 더미들의 돌출없이 300℃까지 상승될 수 있으므로 금속화 알미늄층의 계단피복을 더 훌륭하게 얻을 수 있다.
물론 지르코늄, 몰리브데늄, 텅스텐, 티타늄, 바나디움 및 포스포가 금속화 알미늄내에 실리콘과 공존할 때 실리콘 웨이퍼의 확산된 영역을 통하여 알미늄 스파이크의 침투를 방지해주는 것이 가능하다. 이러한 공존하는 원소들 각각은 ZrSi2와 같은 실리사이드를 형성하도록 실리콘과 반응한다. 따라서, 알미늄이 알맹이 경계면에서 실리콘 침전들의 수를 증가시킴이 없이 알미늄내의 실리콘의 양을 무게비로 3.0%이상까지 증가시키는 것이 가능하다.
다른 한편 이 원소들 각각은 알미늄내에서 불량한 용융성 고체이다. 따라서, 그러한 원소들은 알미늄과 함께 포정합금(peritetic alloy)을 형성하는 경향이 있어, 그들은 1차 결정을 봉함하여 또한 알미늄 알맹이 사이즈를 정제한다. 알미늄의 알맹이 사이즈는 작기 때문에 그의 알맹이 경계면내의 구조적 손상은 열처리동안 쉽게 구제되며 또한 패시베이션층을 통하여 돌출되는 더미들은 감소된다. 그밖에 알맹이 경계면내에 형성된 실리콘 침전들은 알미늄 알맹이 사이즈가 작으므로 인하여 비교적 작은 사이즈를 갖는다. 따라서 나머지 실리콘잉여물들은 건조식각에 의해 알미늄이 패턴닝후 감소된다.
본 발명의 장점은 본 발명의 일실시예를 나타내는 다음 설명으로부터 명백히 이해될 수 있다.
[실시예]
확산된 접합 영역에서 개방된 개구들을 갖는 실리콘 웨이퍼상에 알미늄 합금을 스퍼터링 공정에 의해 금속화 하였다. 스퍼터링공정에서 타게트는 티타늄의 무게비 1%, 실리콘의 무게비 1%, 그리고 나머지 알미늄을 함유하는 합금이었으며, 실리콘 웨이퍼는 약 300℃로 가열되었으며, 타게트로부터 웨이퍼 까지의 거리는 5 내지 c10cm이었으며 알곤압력 2-7토르(Torr)로 유리되고 또한 전력은 약 7KW를 인가했다.
금속화된 알미늄층의 계단피복은 스퍼터링하는 동안 웨이퍼의 고온에 대하여 바람직하였다. 카본 테트라 클로라이드의 분위기에서 건조식각에 의해 금속화 알미늄층을 패턴닝한 후 잔여물이 거의 관측되지 않았다.
PSG패시베이션층은 450℃의 온도에서 수소내에 희석된 실란, 포스핀 및 산소를 사용하여 화학증기 증착에 의해 패턴된 알미늄상에 증착되었다. 패시베이션층의 표면에까지 더미들은 돌출하지 않았다.

Claims (2)

  1. 실리콘 웨이퍼상에 형성되는 알미늄 금속화층에 있어서 상기 금속화층이 지르코늄, 몰리브데늄, 텅스텐, 티타늄, 바나디움, 크로뮴 및 포스포의 그룹으로부터 선택된 적어도 하나의 원소의 무게비 0.05% 내지 5.0%, 실리콘의 무게비 1.0% 내지 3.0% 그리고 나머지로 알미늄을 기본요소로 구성되는 알미늄 합금인 것이 특징인 실리콘 웨이퍼상에 형성되는 알미늄 금속화층.
  2. 실리콘 웨이퍼상에 형성되는 알미늄 금속화층이 제조방법에 있어서, 상기 금속화층은 알미늄 합금의 타게트를 사용하여 스퍼터링 공정에 의해 형성되며, 상기 알미늄 합금은 지르코늄, 몰리브데늄, 텅스테, 티타늄, 바니디움, 크로뮴 및 포스포의 그룹으로부터 선택된 적어도 하나의 원소의 무게비 0.05% 내지 5.0%, 실리콘의 무게비 1.0% 내지 3.0% 그리고 나머지로 알미늄을 기본요소로 구성되는 것이 특징인 실리콘 웨이퍼상에 형성되는 알미늄 금속화층의 제조방법.
KR1019850007705A 1984-10-18 1985-10-18 실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법 KR900000442B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59217398A JPS6197823A (ja) 1984-10-18 1984-10-18 半導体装置の製法
JP59-217398 1984-10-18

Publications (2)

Publication Number Publication Date
KR860003651A KR860003651A (ko) 1986-05-28
KR900000442B1 true KR900000442B1 (ko) 1990-01-30

Family

ID=16703561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007705A KR900000442B1 (ko) 1984-10-18 1985-10-18 실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법

Country Status (4)

Country Link
US (1) US4902582A (ko)
EP (1) EP0178995A3 (ko)
JP (1) JPS6197823A (ko)
KR (1) KR900000442B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4999160A (en) * 1989-12-04 1991-03-12 Micron Technology, Inc. Aluminum alloy containing copper, silicon and titanium for VLSI devices
JP2591351B2 (ja) * 1990-12-25 1997-03-19 松下電器産業株式会社 薄膜トランジスタの製造方法
EP0534441B1 (en) * 1991-09-27 1997-12-10 Hitachi Metals, Ltd. Target for reactive sputtering and film-forming method using the target

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2128636B (en) * 1982-10-19 1986-01-08 Motorola Ltd Silicon-aluminium alloy metallization of semiconductor substrate
DE3244461A1 (de) * 1982-12-01 1984-06-07 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus einer aluminium/silizium-legierung bestehenden kontaktleiterbahnebene
JPS59175764A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
US4902582A (en) 1990-02-20
KR860003651A (ko) 1986-05-28
EP0178995A2 (en) 1986-04-23
JPS6197823A (ja) 1986-05-16
EP0178995A3 (en) 1988-01-13

Similar Documents

Publication Publication Date Title
US7443032B2 (en) Memory device with chemical vapor deposition of titanium for titanium silicide contacts
US5317187A (en) Ti/TiN/Ti contact metallization
KR100425655B1 (ko) 집적회로의금속화층사이의반응을최소화하기위한확산방지삼중층및제조방법
US4887146A (en) Semiconductor device
US4337476A (en) Silicon rich refractory silicides as gate metal
US5552340A (en) Nitridation of titanium, for use with tungsten filled contact holes
US5449640A (en) Fabricating electrical contacts in semiconductor devices
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
JP3626773B2 (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
EP0472804B1 (en) Copper germanium compounds capable of being produced at low temperature
JPS63318779A (ja) 半導体装置の製造方法
KR900000442B1 (ko) 실리콘 웨이퍼상에 형성되는 알미늄 금속화층 및 그의 제조방법
JPS6364057B2 (ko)
JP2848333B2 (ja) 半導体装置の製造方法
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
KR960002061B1 (ko) 반도체 장치의 배선층 형성방법
JP2554634B2 (ja) 半導体装置の製造方法
JPH0682631B2 (ja) 半導体装置の製造方法
JPH05102148A (ja) 半導体装置
JPH05102154A (ja) 半導体装置
KR960002067B1 (ko) 반도체장치 및 그의 제조방법
JPS63283161A (ja) 半導体装置とその製造方法
JPH05175346A (ja) 配線およびその形成方法
JPH0349230A (ja) 半導体装置とその製造方法
JPH07130849A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee