JPS59175764A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59175764A JPS59175764A JP4980983A JP4980983A JPS59175764A JP S59175764 A JPS59175764 A JP S59175764A JP 4980983 A JP4980983 A JP 4980983A JP 4980983 A JP4980983 A JP 4980983A JP S59175764 A JPS59175764 A JP S59175764A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- regions
- substrate
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 13
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 4
- 239000010410 layer Substances 0.000 abstract 3
- 229910001325 element alloy Inorganic materials 0.000 abstract 1
- 239000004615 ingredient Substances 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 101100325645 Danio rerio aurkb gene Proteins 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はアルミニウムを用いてＮ形半導体領域にオーミ
ックコンタクトラ形成する方法に関する。
ックコンタクトラ形成する方法に関する。
（ｂ） 技術の背景
ＬＳＩ、ＩＣなどの半導体集積回路の導体ノくターンは
アルミニウム（Ａｌ）にシリコン（Ｓｔ ） ｋ含むア
ルミニウム合金を用いて形成芒れている。
アルミニウム（Ａｌ）にシリコン（Ｓｔ ） ｋ含むア
ルミニウム合金を用いて形成芒れている。
こ＼で導体パターンの形成はス／＜ツタ法などにより基
板上に導体層の薄膜パターンを形成し、これに写真蝕刻
技術（ホ） １１ソグラフイ）を用いて導体パターンが
形成されているが半導体デバイスの形成に肖ってダイボ
ンディング工程などで加熱されるため導体層を形成する
金属原子と半導体層を形成するシリコン（Ｓ ｉ ）
）Ｅ、子との相互拡散が生ずることは避けられない。
板上に導体層の薄膜パターンを形成し、これに写真蝕刻
技術（ホ） １１ソグラフイ）を用いて導体パターンが
形成されているが半導体デバイスの形成に肖ってダイボ
ンディング工程などで加熱されるため導体層を形成する
金属原子と半導体層を形成するシリコン（Ｓ ｉ ）
）Ｅ、子との相互拡散が生ずることは避けられない。
本発明は相互拡散により生じる拡散層の影響を緩和して
オーミックコンタクトを得る構造に関するものである。
オーミックコンタクトを得る構造に関するものである。
（ｃ） 従来技術と問題点
第１図はＰ形のＳｔ基板１の上にイオン注入法により砒
素（Ａｓ ）或は燐（Ｐ）イオンを注入してＮ影領域２
を形成し、この上に高周波スパッタリング或は気相成長
法（ＣＶＤ）などの方法で二酸化硅累（ＳｉＯ７）の絶
縁層３を形成し、この絶縁層３に窓明けされたコンタク
トホール４を辿してＡ１合金からなる導体パターン５を
写真蝕刻技術（ホトリングラフィ）（ｆ−用いて形成し
た半畳体デバイスのＩＩｊ「面構造を示している。
素（Ａｓ ）或は燐（Ｐ）イオンを注入してＮ影領域２
を形成し、この上に高周波スパッタリング或は気相成長
法（ＣＶＤ）などの方法で二酸化硅累（ＳｉＯ７）の絶
縁層３を形成し、この絶縁層３に窓明けされたコンタク
トホール４を辿してＡ１合金からなる導体パターン５を
写真蝕刻技術（ホトリングラフィ）（ｆ−用いて形成し
た半畳体デバイスのＩＩｊ「面構造を示している。
こ＼で実際の１１Ｊ回路例としては第２図にボすように
Ｓｉｎ！、板上に第１図に示すような多数個の半導体デ
バイスが同時に形成され反応イオンエツチング（ＲＩＥ
）な〆の方法で導体パターン５を必要に応じて切断して
ＩＣ回路ができ上っている。
Ｓｉｎ！、板上に第１図に示すような多数個の半導体デ
バイスが同時に形成され反応イオンエツチング（ＲＩＥ
）な〆の方法で導体パターン５を必要に応じて切断して
ＩＣ回路ができ上っている。
こ＼で導体パターン５の材料は約１％のＳｔ ｋ含むＡ
７が用いられているが、この理由はＡＩＲ子のＳｉ層中
への拡散滲透を抑制するためである。
７が用いられているが、この理由はＡＩＲ子のＳｉ層中
への拡散滲透を抑制するためである。
すなわちＩＣ，ＬＳＩの集積度が進むに従ってイオン注
入などによシ形成される逆導電型層この場合Ｎ影領域２
の厚さは薄くなりこの実施例の場合約３０００ ＣＡ）
である。一方ＡＡが過度にＳｉ基板と反応すると、ｋｌ
−Ｓｉ合金化層７がＮ影領域２と基板１とのなすＰＮ接
合にまで達し、これを貫通してショート状態とする。
入などによシ形成される逆導電型層この場合Ｎ影領域２
の厚さは薄くなりこの実施例の場合約３０００ ＣＡ）
である。一方ＡＡが過度にＳｉ基板と反応すると、ｋｌ
−Ｓｉ合金化層７がＮ影領域２と基板１とのなすＰＮ接
合にまで達し、これを貫通してショート状態とする。
そこでこれを避ける方法として導体パターン５の形成材
料であるＡｌｌに約１〔チ〕のＳｉを含有させたものを
用いることにより相互拡散を抑制して過度のＡｌ−Ｓｉ
合金化を生じるの全防ぐ処置がとられている。
料であるＡｌｌに約１〔チ〕のＳｉを含有させたものを
用いることにより相互拡散を抑制して過度のＡｌ−Ｓｉ
合金化を生じるの全防ぐ処置がとられている。
然しこの場合には、製造工程中の熱処理による昇温及び
降温、過程へ伴って、Ｎ影領域２とＡｌ導の固相エピタ
キシャル成長による析出８を生じ、この調合析出Ｓ１８
はアＰセプタ不純物であるＡｌ原子の含有量が犬である
ためＰ形半導体として働らきオーミックコンタクトの形
成を阻害することがある か＼る傾向は従来よシ認めら
れていたがコンタクトホール４の面積が大きく従ってＳ
ｔの固相エピタキシャル成長による析出Ｓｉ８の存在面
ｆＲは比率的に小であったためオーミックコンタクトは
維持されていた。然しＩＣの製造において集積度の増加
と共にコンタクトホール４の径が１．４〜２，５〔μｍ
〕と減少するに従ってこれらの影響が顕著となｐ高抵抗
として検出されるようになった。
降温、過程へ伴って、Ｎ影領域２とＡｌ導の固相エピタ
キシャル成長による析出８を生じ、この調合析出Ｓ１８
はアＰセプタ不純物であるＡｌ原子の含有量が犬である
ためＰ形半導体として働らきオーミックコンタクトの形
成を阻害することがある か＼る傾向は従来よシ認めら
れていたがコンタクトホール４の面積が大きく従ってＳ
ｔの固相エピタキシャル成長による析出Ｓｉ８の存在面
ｆＲは比率的に小であったためオーミックコンタクトは
維持されていた。然しＩＣの製造において集積度の増加
と共にコンタクトホール４の径が１．４〜２，５〔μｍ
〕と減少するに従ってこれらの影響が顕著となｐ高抵抗
として検出されるようになった。
すなわち８１．！１図および第２図の実施例においてＡ
７導体パターン５の間に電圧全印加して抵抗を測定する
場合もし２つのコンタクトホール４の下に完全なＰＮ接
合が生じているとすると電圧印加方向によシその何れか
ｙ電流阻止として働らき導通を妨ける。
７導体パターン５の間に電圧全印加して抵抗を測定する
場合もし２つのコンタクトホール４の下に完全なＰＮ接
合が生じているとすると電圧印加方向によシその何れか
ｙ電流阻止として働らき導通を妨ける。
そこで、導体パターン５とＮ影領域層２との間に多結晶
Ｓｔ（ポＩＪＳｉ）の薄層を設ける方法が行われている
が、製造工程の増加を伴うため好ましくないなどの問題
があった。
Ｓｔ（ポＩＪＳｉ）の薄層を設ける方法が行われている
が、製造工程の増加を伴うため好ましくないなどの問題
があった。
（ｄ） 発明の目的
本発明は、煩雑な製造工程を追加することなしに、Ａｌ
の導体パターンと８１のＮ影領域との間に低抵抗オーミ
ックコンタクトを形成する構造を提供することを目的と
する。
の導体パターンと８１のＮ影領域との間に低抵抗オーミ
ックコンタクトを形成する構造を提供することを目的と
する。
（ｅ） 発明の構成
本発明の目的は、シリコン基板のＮ影領域にオーミック
接触する導体パターンの形成に使用されるＡ１合金とし
て、Ａｌヲ、主体としこれにＳｉおよび砒素（Ａ８）或
は燐（Ｐ）などの５族の不純物元素を含む３元合金を用
いるうとにより達成することができる。
接触する導体パターンの形成に使用されるＡ１合金とし
て、Ａｌヲ、主体としこれにＳｉおよび砒素（Ａ８）或
は燐（Ｐ）などの５族の不純物元素を含む３元合金を用
いるうとにより達成することができる。
（ｆ） 発明の実施例
本発明は、Ｓｉ含有Ａｌｌ導体パターン中よ５ＮＮ領領
域面に同相エビをタキシャル的に析出するＳｔがＰ形半
導体としての特性を１示さぬ”ようにＳｔに対しＮ形半
導体を形成する不純物元素例えばＡｓ或はＰＴｈ添加し
Ａｌ原子の影響を相殺するものである。すなわち従来導
体層の形成に使用されるＡｌｌには約１〔チ〕のＳｔが
含有されており、これによりＳｉ基板へのｈｌの拡散を
抑制している一方、固相エピタキシャル成長によるＳｔ
析出が生じ易くなっているが本発明は更に５族の元素例
えばＰ又はＡｓ ｆ少量添加した３元合金を使用するこ
とによ、９ＰＮ接合の形成を妨げオーミックコンタクト
を維持させるものである。
域面に同相エビをタキシャル的に析出するＳｔがＰ形半
導体としての特性を１示さぬ”ようにＳｔに対しＮ形半
導体を形成する不純物元素例えばＡｓ或はＰＴｈ添加し
Ａｌ原子の影響を相殺するものである。すなわち従来導
体層の形成に使用されるＡｌｌには約１〔チ〕のＳｔが
含有されており、これによりＳｉ基板へのｈｌの拡散を
抑制している一方、固相エピタキシャル成長によるＳｔ
析出が生じ易くなっているが本発明は更に５族の元素例
えばＰ又はＡｓ ｆ少量添加した３元合金を使用するこ
とによ、９ＰＮ接合の形成を妨げオーミックコンタクト
を維持させるものである。
本発明ｕ、Ｓｉ基板中への不純物元素の固溶度を比較す
る場合に第３図に示すようにｈｉｔに較べＡｓおよびＰ
の固溶度が遥かに大きいことに着目してなされたもので
ある。すなわち、第３図において単位体積中の最大含有
濃度としてＡｌは約１０１ｏｃＩｃ３であるのに対しＡ
ｓおよびＰは約１０２ＩｃｒＩＬ−３であり、従ってこ
れら５族不純物を十分高濃度に含有させて１おけば析出
Ｓｉ中にはＡｌよシも十分多量に分配され得る。またＳ
ｌの融点における拡散係数を比較してもＡｌが２Ｘ１０
”で比較的小さいの・に対しＡｓけ０．３０またＰは０
．３５と°大きくこれにより拡散し易いことが判る。そ
れ故に焼鈍処理或は基板の鑞付けなどの熱処理の熱によ
りＡＩ！中よりＳｉの同相エピタキシャル析出を生じて
も析出Ｓｉ粒はｎバｆ！を呈し、オーミックコンタクト
抵抗を著しく増加するような難点は解消される。
る場合に第３図に示すようにｈｉｔに較べＡｓおよびＰ
の固溶度が遥かに大きいことに着目してなされたもので
ある。すなわち、第３図において単位体積中の最大含有
濃度としてＡｌは約１０１ｏｃＩｃ３であるのに対しＡ
ｓおよびＰは約１０２ＩｃｒＩＬ−３であり、従ってこ
れら５族不純物を十分高濃度に含有させて１おけば析出
Ｓｉ中にはＡｌよシも十分多量に分配され得る。またＳ
ｌの融点における拡散係数を比較してもＡｌが２Ｘ１０
”で比較的小さいの・に対しＡｓけ０．３０またＰは０
．３５と°大きくこれにより拡散し易いことが判る。そ
れ故に焼鈍処理或は基板の鑞付けなどの熱処理の熱によ
りＡＩ！中よりＳｉの同相エピタキシャル析出を生じて
も析出Ｓｉ粒はｎバｆ！を呈し、オーミックコンタクト
抵抗を著しく増加するような難点は解消される。
以下実施例について本発明を説明する。第２図に示すよ
うにＰ形のＳｉ基板上にイオン注入法により幅３〔μ慴
〕長さ約１０（ｚｚｍ）のＮ影領域２を数多く形成し絶
縁層３に設けた直径約１．５〔μｍ〕のコンタクトホー
ル４を通じて導体パターン５を形成した。
うにＰ形のＳｉ基板上にイオン注入法により幅３〔μ慴
〕長さ約１０（ｚｚｍ）のＮ影領域２を数多く形成し絶
縁層３に設けた直径約１．５〔μｍ〕のコンタクトホー
ル４を通じて導体パターン５を形成した。
こＮで１０個のＮ影領域２を第２図に示すように１チＳ
ｉ含有Ａ７導体パターンで接続しこの両端の導体パター
ン間の抵抗全測定す゛ると当初は１〜３（ＫΩ〕の値で
あるのに対し５００〔℃〕で４時間の熱処理を加えると
抵抗値は無限大の値にまで上昇してしまう。
ｉ含有Ａ７導体パターンで接続しこの両端の導体パター
ン間の抵抗全測定す゛ると当初は１〜３（ＫΩ〕の値で
あるのに対し５００〔℃〕で４時間の熱処理を加えると
抵抗値は無限大の値にまで上昇してしまう。
然し乍ら１〔襲）Ｓｔとｏ、’ａ〔ｓ〕のＰを首府した
Ａ１合金を用いて導体パターンを形成すると５００（’
Ｃ）で４時間の熱処理を行ってもＩＩ〜３（ＫΩ〕の従
来とはソ等しい値を示しておシ、これによりオーミック
コンタクトが維持されていることが判る０以上のように
Ａ１１を主体としこれにＳｉ基板への拡散を抑制するＳ
ｔおよびドナー元素として働ら〈５族の不純物元素から
なる３元合金を用いて、導体パターンを形成することに
よ＃）Ｎ影領域へのコンタクトホール部でのＰＮ接合の
形成を阻止することができる。
Ａ１合金を用いて導体パターンを形成すると５００（’
Ｃ）で４時間の熱処理を行ってもＩＩ〜３（ＫΩ〕の従
来とはソ等しい値を示しておシ、これによりオーミック
コンタクトが維持されていることが判る０以上のように
Ａ１１を主体としこれにＳｉ基板への拡散を抑制するＳ
ｔおよびドナー元素として働ら〈５族の不純物元素から
なる３元合金を用いて、導体パターンを形成することに
よ＃）Ｎ影領域へのコンタクトホール部でのＰＮ接合の
形成を阻止することができる。
（ｇ） 発明の効果
ＩＣ或はＬＳＩの集積度が進みコンタクトホールの径が
減少するに従ってコンタクトホール全通してＮ影領域か
ら導体パターンをとシ出す部分で低抵抗オーミックコン
タク）’（ｌ−維持することが困離となり、これが原因
で製品の収率が低下していたが本発明の実施によジオ−
ミックコンタクトの維持が可能となり収率を向上するこ
とができる。
減少するに従ってコンタクトホール全通してＮ影領域か
ら導体パターンをとシ出す部分で低抵抗オーミックコン
タク）’（ｌ−維持することが困離となり、これが原因
で製品の収率が低下していたが本発明の実施によジオ−
ミックコンタクトの維持が可能となり収率を向上するこ
とができる。
第１図はＰＮ接合の形成を説明、する半導体装置の断面
構成図、第２図はＩＣのＮ影領域と導体パ□ターンの関
係を示す平面図、第２図は不純物元素Ｏ８ｉ中への固溶
度を示す特性図である。 図において、１はシリラン基板、２はＮ形領域層、４１
ｄコンタクトホニル、５はＡｌ導体・くターン、７は合
金化層、８はＳｔ析出物。
構成図、第２図はＩＣのＮ影領域と導体パ□ターンの関
係を示す平面図、第２図は不純物元素Ｏ８ｉ中への固溶
度を示す特性図である。 図において、１はシリラン基板、２はＮ形領域層、４１
ｄコンタクトホニル、５はＡｌ導体・くターン、７は合
金化層、８はＳｔ析出物。
Claims (1)
- シリコン基板のＮ影領域にオーミック接触する構体層形
成に使用されるアルミニウム合金がアルミニウムを主体
としこれにシリコンおよび５族の不純物元素を含む３元
合金からなるＮことｆ：特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4980983A JPS59175764A (ja) | 1983-03-25 | 1983-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4980983A JPS59175764A (ja) | 1983-03-25 | 1983-03-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59175764A true JPS59175764A (ja) | 1984-10-04 |
Family
ID=12841453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4980983A Pending JPS59175764A (ja) | 1983-03-25 | 1983-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59175764A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0178995A2 (en) * | 1984-10-18 | 1986-04-23 | Fujitsu Limited | Aluminium metallized layer formed on silicon wafer |
-
1983
- 1983-03-25 JP JP4980983A patent/JPS59175764A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0178995A2 (en) * | 1984-10-18 | 1986-04-23 | Fujitsu Limited | Aluminium metallized layer formed on silicon wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS584924A (ja) | 半導体装置の電極形成方法 | |
| JPH03133176A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPH05343404A (ja) | 半導体装置 | |
| US3686698A (en) | A multiple alloy ohmic contact for a semiconductor device | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS59175764A (ja) | 半導体装置 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| US5854116A (en) | Semiconductor apparatus | |
| JPS61140133A (ja) | 半導体装置の製造方法 | |
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| US3400308A (en) | Metallic contacts for semiconductor devices | |
| JP2867537B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6032349B2 (ja) | 半導体装置の製造方法 | |
| JPH01238013A (ja) | 半導体集積回路の製造方法 | |
| JPS60138917A (ja) | 半導体装置の製造方法 | |
| JPS61239643A (ja) | 半導体装置の配線パタ−ン | |
| JPH0245925A (ja) | 半導体集積回路の製造方法 | |
| JPS59101868A (ja) | シヨツトキ−障壁と低抵抗接触とを有する半導体装置及びその製造方法 | |
| JPS6169122A (ja) | 半導体装置の製造方法 | |
| JPS5866367A (ja) | 半導体整流装置及びその製造方法 | |
| JPS61224415A (ja) | 半導体装置の製造方法 | |
| JPH03183126A (ja) | 半導体装置の製造方法 | |
| JPH01255220A (ja) | 半導体装置の製造方法 | |
| JPH01109716A (ja) | 半導体装置のコンタクト形成方法 |