KR890016766A - 트리플 레일 논리게이트 - Google Patents

트리플 레일 논리게이트 Download PDF

Info

Publication number
KR890016766A
KR890016766A KR1019880013436A KR880013436A KR890016766A KR 890016766 A KR890016766 A KR 890016766A KR 1019880013436 A KR1019880013436 A KR 1019880013436A KR 880013436 A KR880013436 A KR 880013436A KR 890016766 A KR890016766 A KR 890016766A
Authority
KR
South Korea
Prior art keywords
rail
transistor
sense
transistor means
gate
Prior art date
Application number
KR1019880013436A
Other languages
English (en)
Other versions
KR920003449B1 (en
Inventor
제이. 그리피스 스코트
이.골손 스티븐
Original Assignee
원본미기재
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 원본미기재
Publication of KR890016766A publication Critical patent/KR890016766A/ko
Application granted granted Critical
Publication of KR920003449B1 publication Critical patent/KR920003449B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

트리플 레일 논리게이트
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 트리플 레일OR게이트의 개략도. 제 3 도는 어떤 입력도 하이가 아닌 경우에 제 2 도의 OR회로의 각종 라인의 상태를 설명하는 타이밍도.

Claims (24)

  1. 드라이브레일 라인 ; 센스레일 라인 ; 기준레일 라인 ; 상기 드라이브레일과 상기 센스레일 사이에 열결되어 상기 드라이브레일과 센스레일 사이를 전류가 선택적으로 통과할 수 있게 하는 제 1 트랜지스터 수단 ; 입력라인 각각이 상기 제 1 트랜지스터 수단의 게이트에 각각 연결되어 입력라인이 제 1 상태에 있을때, 상기 입력라인이 연결되는 트랜지스터가 전류를 통과시키도록 하는 다수의 입력라인 ; 주지의 전압원(Vdd)과 상기 센스레일 사이에 연결된 제 2 트랜지스터 수단 상기 전압원(Vdd)과 상기 기준레일 사이에 연결되며 상기 제 2 트랜시스터 수단보다 더 적게 전류를 통과시키기 위한 크기를 갖는 제 3 트랜지스터 수단 ; 상기 드라이브 레일과 그라운두 사이에 연결된 제 4 트랜지스터 수단 ; 검출신호를 발생하고, 상기 제2,제3 및 제 4 트랜지스터 수단의 게이트에 상기 신호를 제공하여, 상기 신호를 수신할때, 상기 제2,제3 및 제 4 트랜지스터 수단을 통해 전류가 흐르도록 하는 검출신호통보 수단 ; 상기 센스레일과 상기 기준레일에 연결되어 상기 레일상의 전압을 감지하여 만약 상기 레일중 하나의 전압이 다른 것의 전압을 초과할 경우 소정 출력을 발생하기 위한 센싱수단으로 구성되는 것을 특징으로 하는 논리게이트.
  2. 제 1 항에 있어서, 더우기 상기 드라이브, 센스 및 기준레일에 연결되어 상기 검출신호의 발생전에 상기 레일을 주지된 상태로 선택적으로 충전하기 위한 프리챠지 수단을 더 포함하는 것을 특징으로 하는 논리 게이트.
  3. 제 2 항에 있어서, 상기 제 1 트랜지스터 수단은 트랜지스터들, 상기 각 입력라인에 대해 적어도 일 트랜지스터로 구성되는 것을 특징으로 하는 논리게이트.
  4. 제 3 항에 있어서, 더우기 상기 기준레일에 연결되며 상기 기준레일과 상기 센스레일의 음량을 등화(equalizing)시키기 위한 제 5 트랜지즈터 수단을 더 포함하는 것을 특징으로 하는 논리게이트.
  5. 제 3 항에 있어서, 상기 센싱수단은 센스증폭기로 구성되는 것을 특징으로 하는 논리게이트.
  6. 제 5 항에 있어서, 상기 프리챠지 수단은 상기 드라이브레일, 센스레일 및 기준레일 사이에 연결되어 상기 레일상의 전압을 등화시키기 위한 제 6 트랜지스터 수단을 포함하는 것을 특징으로 하는 논리게이트.
  7. 상기 프리챠지 수인은 더우기 : 상기 전원(Vdd)상기 드라이브레일, 센스레일 및 기준레일 사이 각각에 연결되는 제 7 트랜지스터 수단 ; 상기 제6 및 제 7 트랜지스터 수단에 연결되어, 만약 프리챠지 신호가 제공될때 상기 제6 및 제 7 트랜지스터 수단 온되어 전류를 통과시키도록 하는 프리챠지라인을 더 포함하는 것을 특징으로 하는 논리게이트.
  8. 제 7 항에 있어서, 상기 제6 및 제 7 트랜지스터 수단은 N채널 트랜지스터로 구성되는 것을 특징으로 하는 논리게이트.
  9. 제 6 항에 있어서, 상기 제 1 트랜지스턴 수판은 N채널 트랜지스터로 구성되는 것을 특징으로 하는 논리게이트.
  10. 제 6 항에 있어서, 상기 제 4 트랜지스터 수단은 N채널 트랜지스터로 구성되는 것을 특징으로 하는 논리게이트.
  11. 제 6 항에 있어서, 상기 제2 및 제 3 트랜지스터 수단은 P채널 트랜지스터로 구성되는 것을 특징으로 하는 논리게이트.
  12. 제 6 항에 있어서, 더우기 상기 검출신호통보수단과 상기 제2 및 제 3 트랜지스터 수단의 게이트 사이에 연결되는 반전기를 더 포함하는 것을 특징으로 하는 논리게이트.
  13. 제 2 항에 있어서, 상기 주지된 상태는 Vth가 상기 제6 및 제 7 트랜지스터 수단의 드레시홀드 전압과 같을때 대략 Vdd-Vth인 것을 특징으로 하는 논리게이트.
  14. 드라이브레일 라인 ; 센스레일 라인 ; 기준레일 라인 ; 상기 드라이브레일과 센스레일 사이에 연결되어 상기 드라이브레일과 센스레일 사이를 전류가 선택적으로 통과 할 수 있게 하기 위한 제 1 트랜지스터 수단 입력라인 각각이 상기 제 1 트랜지스러 수반의 게이트에 각각 연결되어, 입력라인이 제 1 상태에 있을때 상기 입력라인이 연결되는 트랜지스터 긴 전류를 통과시키도록 하는다수의 입력라인 ; 상기 드라이브레일 라인과 주지의 전압(Vdd)사이데 연결되는 제 2 트래지스터 수단 ; 상기 센스레일과 그란운드 사이에 연결되며, 상기 제 3 트랜지스터 수단보다 더 적게 전류를 통과시키기 위한 크기를 갖는제 4 트랜지스터 수단 검줄신호를 발생하고 상기 제2, 제3 및 제 4 트랜지스터 수단의 게이트에 상기 신호를 제공하여, 상기 신호를 수신할때 상기 제2,제3 및 제 4 트랜지스터 수단을 통해 전류가 흐르도록 하는 검출신호통보수단 , 상기 레일 라인과 기준레일 라인에 얼결되는 상기 레일상의 전압을 감지하여 만약 상기 레일중 하나의 전압이 다른것의 전압을 초과할 경우 소정 출력을 발생한기 우한 센싱수단으로 구성되는 것을 특정으로 하는 AND게이트.
  15. 제 14 항에 있어서, 더우기 상기 드라이브, 센스 및 기준 레일에 연결되어 상기 검출신호의 발생전에 상기 레일을 그라운드 이상의 드레시홀드 레벨로 선택적으로 방전하기 위한 프리디스챠지 수단을 더 포함하는 것을 특징으로 하는 AND게이트.
  16. 제 15 항에 있어서, 상기 제 1 트랜지스터 수단은 트랜지터들, 상기 각 입력라인에 대해 적어도 일 트랜지스터로 구성되는 것을 특징으로 하는 AND게이트.
  17. 제 16 항에 있어서, 상기 센스수단은 센스증폭기로 구성되는 것을 특징으로 하는 AND게이트.
  18. 제 17 항에 있어서, 상기 프리디스챠지 수단은 상기 드라이브레일, 세스레일 및 기준레일 사이에 연결되어 상기 레일상의 전압을 등화시키기 위한 제 5 트랜지스터 수단을 포함하는것을 특징으로 하는 AND게이트.
  19. 제 18 항에 있어서. 상기 프리디스챠지수단은 더우기 상기 드라이브, 센스 및 기준레일과 그라운드 사이에 연결되는 제 6 트랜지스터 수단 상기 제5 및 제 6 트랜지스터 수단에 연결되어, 만약 프리디스챠지신호가 제공될때 상기 제5 및 제 6 트랜지스터 수단이 온되어 상기 드라아브, 센스 및 기준레일을 그라운드 이상의 드레시흘드 상태로 되게 하는 프리는스챠지 라인을 더 포함하는 것을 특징으로 하는 AND게이트.
  20. 제 19 항에 있어서, 상기 제 1 트랜지스터 수단은 P채널 트랜지스터로 구성되는 것을 특징으로 하는 AND게이트.
  21. 제 20 항에 있어서, 상기 제 2 트랜지스터 수단은 N채널 트랜지스터로 구성되는 것을 특징으로 하는 AND게이트.
  22. 제 21 항에 있어서, 상기 제3 및 제 4 트랜지스터 수단은 N채널 트랜지스터로 구성되는 것을 특징으로 하는 AND게이트.
  23. 제 22 항에 있어서, 더우기 상기 기준레일에 연결되어 상기 기준레일에 연결되어 상기 기준레일과 상기 센스레일의 용량을 등화시키기 위한 제 7 트랜지스터 수단을 더 포함하는 것을 특징으로 하는 AND게이트.
  24. 제 23 항에 있어서, 상기 제5 및 제 6 트랜지스터 수단은 P채널 트랜지스터로 구성되는 것을 특징으로 하는 AND게이트.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8813436A 1988-04-27 1988-10-14 Tripple rail logic gate KR920003449B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US186,626 1980-09-12
US07/186,626 US4857768A (en) 1988-04-27 1988-04-27 Triple rail logic gate

Publications (2)

Publication Number Publication Date
KR890016766A true KR890016766A (ko) 1989-11-30
KR920003449B1 KR920003449B1 (en) 1992-05-01

Family

ID=22685675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8813436A KR920003449B1 (en) 1988-04-27 1988-10-14 Tripple rail logic gate

Country Status (10)

Country Link
US (1) US4857768A (ko)
JP (1) JP2711716B2 (ko)
KR (1) KR920003449B1 (ko)
AU (1) AU609528B2 (ko)
CA (1) CA1287382C (ko)
DE (1) DE3913801C2 (ko)
FR (1) FR2630870B1 (ko)
GB (1) GB2217940B (ko)
HK (1) HK64992A (ko)
SG (1) SG58792G (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045723A (en) * 1990-07-31 1991-09-03 International Business Machines Corporation Multiple input CMOS logic circuits
US5408194A (en) * 1993-06-25 1995-04-18 Synaptics, Incorporated Adaptive analog minimum/maximum selector and subtractor circuit
KR960011207B1 (ko) * 1993-11-17 1996-08-21 김광호 반도체 메모리 장치의 데이타 센싱방법 및 그 회로
US5850365A (en) * 1994-12-16 1998-12-15 Altera Corporation Sense amplifier with individually optimized high and low power modes
US5525917A (en) * 1994-12-16 1996-06-11 Altera Corporation Sense amplifier with feedback and stabilization
US5572150A (en) * 1995-04-10 1996-11-05 International Business Machines Corporation Low power pre-discharged ratio logic
KR100293269B1 (ko) * 1998-03-23 2001-11-30 김충환 반도체 소자 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103538A (en) * 1980-01-22 1981-08-18 Yamatake Honeywell Co Ltd Logic circuit
EP0139078B1 (en) * 1980-06-24 1989-01-25 Nec Corporation Amplifier transistor circuit
US4330722A (en) * 1980-08-18 1982-05-18 Bell Telephone Laboratories, Incorporated Clocked IGFET logic circuit
JPS5934728A (ja) * 1982-08-20 1984-02-25 Sony Corp アンドゲ−ト回路
JPH02501613A (ja) * 1987-03-16 1990-05-31 シーメンス、アクチエンゲゼルシヤフト Ｍｏｓトランジスタを有するゲート回路
KR910005602B1 (ko) * 1989-06-15 1991-07-31 삼성전자 주식회사 어드레스 변환 검출에 따른 출력버퍼의 프리챠아지 제어방법

Also Published As

Publication number Publication date
FR2630870B1 (fr) 1991-04-26
AU609528B2 (en) 1991-05-02
CA1287382C (en) 1991-08-06
DE3913801A1 (de) 1989-11-09
JPH01314015A (ja) 1989-12-19
KR920003449B1 (en) 1992-05-01
HK64992A (en) 1992-09-04
JP2711716B2 (ja) 1998-02-10
GB8822664D0 (en) 1988-11-02
FR2630870A1 (fr) 1989-11-03
GB2217940A (en) 1989-11-01
DE3913801C2 (de) 1997-08-21
GB2217940B (en) 1992-03-18
US4857768A (en) 1989-08-15
AU2403388A (en) 1989-11-02
SG58792G (en) 1992-09-04

Similar Documents

Publication Publication Date Title
US6442090B1 (en) Differential sensing amplifier for content addressable memory
US5391938A (en) Comparator using XNOR and XOR gates
CA2307240A1 (en) Matchline sense circuit and method
KR950016001A (ko) 저 전력 출력 버퍼
ATE135510T1 (de) Integrierte pufferschaltung
JPS6437797A (en) Eprom device
US5144162A (en) High speed signal driving scheme
KR960006911B1 (ko) 데이타 출력버퍼
KR940012633A (ko) 반도체 메모리 디바이스
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
KR890007505A (ko) 프로그램이 가능한 논리 어레이 회로
KR890016766A (ko) 트리플 레일 논리게이트
KR970012753A (ko) 단일 종단형 감지 증폭기를 갖는 반도체 메모리
US20030058672A1 (en) Associative memory circuit judging whether or not a memory cell content matches search data by performing a differential amplification to a potential of a match line and a reference potential
KR900018786A (ko) 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로
KR910007740B1 (ko) 비트라인 안정화를 위한 전원전압 추적회로
KR940025178A (ko) 데이터 출력회로
KR970029813A (ko) 비트라인 프리차아지회로
KR930004176B1 (ko) Cmos rom 데이타 선택회로
US5646905A (en) Self-clocking sense amplifier optimized for input signals close to VDD
KR960018868A (ko) 고수행성능의 다이나믹 비교 회로 및 감지 증폭기 공통 모드 딥 필터 회로
US5689454A (en) Circuitry and methodology for pulse capture
KR970003139Y1 (ko) 저전압동작의 롬구조
KR950015388A (ko) 상보 비트 라인을 충전시키는 반도체 메모리 회로
KR970017642A (ko) 비트라인 프리차아지 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020425

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee