DE3913801A1 - Logikgatter - Google Patents

Description

Die Erfindung bezieht sich auf digitale Logikgatter und insbe­ sondere auf UND- und ODER-Gatter mit einer Vielzahl von Ein­ gängen, die für zahlreiche Schaltungsanwendungen gebraucht werden können.

Bei vielen Computersystemen müssen UND- oder ODER-Gatter als Teil einer digitalen Schaltung verwendet werden. Die Verwen­ dung eines UND- oder ODER-Gatters innerhalb einer Schaltung beeinträchtigt typischerweise die Geschwindigkeit der Schal­ tung nicht, da die Anzahl von Eingängen in das jeweilige Lo­ gikgatter gering ist. Soweit jedoch an einem Logikgatter fest­ gestellt werden muß, ob eines von zehn oder hunderten von Eingangssignalen entweder auf einem hohen oder einem niedrigen Potential ist, kann die das Gatter enthaltende digitale Logik für eine solche Bestimmung mehrere hundert Nanosekunden benö­ tigen. Die Verwendung eines UND- oder ODER-Gatters mit mehre­ ren zehn oder hundert Eingängen kann die Geschwindigkeit der Digitalschaltung wesentlich beeinträchtigen und aufgrund der zur Erzeugung eines Ausgangssignals benötigten langen Zeit einen Engpaß gegenüber effizientem Schaltungsbetrieb bilden.

Der Erfindung liegt die Aufgabe zugrunde, verbesserte UND- und ODER-Gatter zur Verfügung zu stellen, die die entsprechenden Verknüpfungsfunktionen selbst bei einer großen Anzahl von Eingängen zu dem logischen Gatter sehr rasch, d. h. bei verbes­ serter Abwicklungszeit herzustellen vermögen.

Die Erfindung gibt ein logisches Gatter mit mehreren Eingängen an, das zur Verwendung als UND- oder ODER-Gatter bzw. Ver­ knüpfung in einer Digitalschaltung besonders geeignet ist. Das ODER-Gatter nach der Erfindung weist Steuer- bzw. Treiber-, Abtast- und Referenzschienen auf. Eine Vielzahl von Eingangs­ leitungen sind mit einem Gatter einer Vielzahl von N-Kanal- Transistoren verbunden, die zwischen den Treiber- und Abtast­ schienen angeordnet sind, wobei eine Eingangsleitung pro Tran­ sistor vorgesehen ist. Die Treiberschiene ist über einen N-Ka­ nal-Transistor, dessen Gate-Elektrode durch den Zustand einer Detektorleitung gesteuert ist, mit Erde verbunden. Die Abtast- und Referenzschienen sind über P-Kanal-Transistoren, deren Gate-Elektrode ebenfalls mit der Detektorleitung gekoppelt ist, mit einer Spannungsquelle (V _dd ) gekoppelt. Der mit der Abtastschiene verbundene P-Kanal-Transistor ist so ausgelegt, daß er einen höheren Strom als der entsprechende Transistor auf der Referenzschiene durchläßt. Ein Abtastverstärker ist mit den Abtast- und Referenzschienen verbunden und gibt ein vorgegebenes Signal als Funktion der Spannungsdifferenz der Schienen ab.

Im Betrieb lädt eine Vorladeschaltung zunächst die Treiber-, Abtast- und Referenzschienen auf eine bekannte bzw. vorgegebe­ ne Spannung auf. Danach werden Signale an die Eingänge gelegt und sich stabilisieren gelassen. Ein Detektor- bzw. Bestim­ mungssignal wird erzeugt, das die mit den Abtast- und Refe­ renzschienen gekoppelten P-Kanal-Transistoren und den zwischen Treiberschiene und Erde angeordneten N-Kanal-Transistor ein­ schaltet. Wenn alle Eingänge auf einem niedrigen Potential sind, steigt die Abtastschienenspannung rascher als diejenige der Referenzschiene, und diese Spannungsdifferenz wird von dem Abtastverstärker abgetastet. Letzterer gibt ein vorgegebenes Signal aus, das anzeigt, daß keiner der Eingänge auf einem hohen Potential ist. In dem Falle, daß einer oder mehrere Eingänge auf einem hohen Potential sind, wird der zwischen der Treiberschiene und der Abtastschiene liegende entsprechende N-Kanal-Transistor ein- bzw. leitend geschaltet, wodurch die Abtastschiene gegen Erde gezogen wird. Der Abtastverstärker stellt dann fest, daß die Referenzschienenspannung diejenige der Abtastschiene übersteigt und gibt ein Signal aus, das anzeigt, daß wenigstens ein Eingang auf einem hohen Potential ist. Die Erfindung beinhaltet ferner ein verbessertes UND-Gat­ ter, das eine wirksame Feststellung darüber ermöglicht, ob alle aus einer Vielzahl von Eingaben bzw. Eingangssignale wahr sind.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. In der Zeichnung zeigt

Fig. 1 eine schematische Darstellung eines bekannten ODER-Gatters mit einhundert Eingängen;

Fig. 2 eine schematische Darstellung eines Ausfüh­ rungsbeispieles des erfindungsgemäßen Dreischie­ nen-ODER-Gatters;

Fig. 3 ein Zeitdiagramm, das die Zustände verschiede­ ner Leitungen des ODER-Gatters gemäß Fig. 2 für den Fall darstellt, daß keiner der Eingänge auf einem hohen Potential ist;

Fig. 4 ein Zeitdiagramm, das die Zustände verschiede­ ner Leitungen der ODER-Schaltung gemäß Fig. 2 für den Fall darstellt, daß wenigstens ein Eingang auf einem hohen Potential ist; und

Fig. 5 eine schematische Darstellung eines Ausfüh­ rungsbeispiels des erfindungsgemäßen UND-Gat­ ters.

Beschrieben wird ein Logikgatter mit Mehrfacheingang, das bevorzugte Anwendung als ODER- oder UND-Gatter in einer digi­ talen Schaltung findet. In der folgenden Beschreibung werden zu Erläuterungszwecken spezielle Transistoren, Schaltungsele­ mente, Schaltungsarchitekturen und Komponenten angegeben, um die Erfindung besser verständlich zu machen. Für den Fachmann ist es jedoch klar, daß die Erfindung ohne diese speziellen Einzelheiten realisiert werden kann. In anderen Fällen sind bekannte Schaltungen in schematischer Form gezeigt, um die Erfindung nicht mit unnötigen Einzelheiten zu belasten.

In Fig. 1 ist schematisch ein bekanntes ODER-Gatter gezeigt, das Mehrfacheingänge, bezeichnet als I _{N 100} . . . I _{N 199} verwendet. In der folgenden Beschreibung wird die bekannte ODER-Schaltung gemäß Fig. 1 unter Bezugnahme auf 100 Eingänge beschrieben; hiernach kann die Beschreibung der Operationswei­ se dieser bekannten Schaltung auf eine ODER-Schaltung mit N Eingängen generalisiert werden. Wie dargestellt, ist jeder Eingang (beispielsweise Eingang 100) mit der Gate-Elektrode eines P-Kanal-Transistors 300 sowie der Gate-Elektrode eines N-Kanal-Transistors 302 gekoppelt. Der Ausgang der bekannten Schaltung gemäß Fig. 1 ist auf einem hohen Potential, wenn irgendeiner der Eingänge auf einem hohen Potential ist, und fällt auf ein niedriges Potential nur dann ab, wenn alle Ein­ gänge niedrig sind. Im Betrieb sind die P-Kanal-Transistoren 300 gesperrt bzw. abgeschaltet, so daß kein Strom durch diese Transistoren fließen kann, wenn der Eingang zur Gate-Elektrode auf einem hohen Potential ist. Umgekehrt sind die N-Kanal- Transistoren 302 gesperrt (kein Strom fließt durch diese Tran­ sistoren), wenn der Eingang zur Gate-Elektrode des N-Kanal- Transistors auf einem niedrigen Potential ist. Alle P-Kanal- Transistoren 300 sind leitend- bzw. eingeschaltet und ermögli­ chen einen Stromschluß von der Quelle V _dd , wenn alle Eingän­ ge auf einem niedrigen Potential sind. Die N-Kanal-Transisto­ ren 302 wären dann gesperrt und der Schaltungsausgang in Fig. 1 auf einem niedrigen Wert, da ein Inverter 304 eingeschaltet ist.

In dem Falle, daß irgendeiner der Eingänge (I _{N 100} bis I _{N 199}) auf einem hohen Potential ist, wird der mit der hohen Eingangsleitung verbundene P-Kanal-Transistor nicht leitend geschaltet und der entsprechende N-Kanal-Transistor für die hohe Eingangsleitung wird leitend geschaltet. Die Aktivierung eines N-Kanal-Transistors führt dazu, daß die Schaltung gemäß Fig. 1 auf Erde gezogen wird und der Ausgang des Inverters 304 auf ein hohes Potential kommt. Es ist jedoch einzusehen, daß dann, wenn alle Eingänge einmal wieder auf einen niedrigen Wert heruntergestellt sind, eine erhebliche Zeitspanne vergeht, bis genügend Strom über die P-Kanal-Tran­ sistoren 300 aus V _dd fließen kann, um den Eingang des Inver­ ters 304 auf einen gültigen hohen Zustand zu bringen. Schät­ zungsweise vergehen viele hundert Nanosekunden, bevor das ODER-Gatter gemäß Fig. 1 sich durch die 200 Transistoren (P- und N-Kanal) stabilisieren kann. Wenn auch die bekannte Schal­ tung sehr rasch auf einen niedrigen Zustand gebracht werden kann, da der Strom nur durch einen einzigen Transistor zu fließen braucht, um den Ausgleich nach Erde herbeizuführen, bedarf es zum Erreichen eines hohen Zustandes, bei dem alle Eingänge auf einem niedrigen Potential sind, eines Stromflus­ ses durch alle 100 Transistoren der Anordnung gemäß Fig. 1. Es hat sich gezeigt, daß die Verwendung eines ODER-Gatters ent­ sprechend der Darstellung in Fig. 1 die Geschwindigkeit mo­ derner Digitalschaltungen erheblich beeinträchtigt, besonders bei Digitalschaltungen, die in Hochgeschwindigkeitsdatenver­ arbeitungsanlagen integriert sind. Wie beschrieben werden wird, stellt die Erfindung verbesserte ODER- und UND-Gatter zur Verfügung, die speziell für Hochgeschwindigkeitsdigital­ schaltungen in einer Computeranlage konzipiert sind und die Beschränkungen des in Fig. 1 dargestellten bekannten Systems aufheben.

Im folgenden wird auf Fig. 2 Bezug genommen, in der ein ODER- Gatter gemäß einem Ausführungsbeispiel der Erfindung als sche­ matische Schaltung dargestellt ist. Das ODER-Gatter weist eine Treiberschiene 310, eine Abtastschiene 315 und eine Referenz­ schiene 320 auf. Die Treiberschiene 310 und die Abtastschiene 315 sind mit den Source- bzw. Drain-Elektroden von N-Kanal- Transistoren Q ₁ bis Q _N gekoppelt. Die Eingänge I ₁ bis I _N sind mit den Gate-Elektroden der N-Kanal-Transistoren Q ₁ . . . Q _N gekoppelt. Eine Vielzahl von Hilfstransistoren Q _D sind zwischen der Bezugsschiene 320 und Erde angeordnet, um die Kapazitäten der Schienen 310, 315 und 320 auszuglei­ chen. Die Treiberschiene 310 ist mit der Drain-Elektrode eines Transistors Q _{P 352}, die Abtastschiene 315 mit der Drain- Elektrode des Transistors Q _{P 354} und die Referenzschiene 320 mit der Drain-Elektrode des Transistors Q _{P 356} gekoppelt. Die Source-Elektrode der Transistoren Q _{P 352}, Q _{P 354} und Q _{P 356} sind mit der Spannungsquelle V _dd verbunden. Außer­ dem sind die N-Kanal-Transistoren Q _EQUAL zwischen die Trei­ berschiene 310, die Abtastschiene 315 und die Referenzschiene 320 in der in der Zeichnung dargestellten Weise eingeschaltet, und eine Voraufladungsleitung 360 ist mit den Gate-Elektroden von Q _{P 352}, Q _{P 354}, Q _{P 356} und den Q _EQUAL -Transistoren eingeschaltet.

Der P-Kanal-Transistor Q ₃₆₂ liegt zwischen der Spannungs­ quelle V _dd und der Abtastschiene 315, und der P-Kanal-Tran­ sistor Q ₃₆₄ ist, wie gezeigt, zwischen der Spannungsquelle V _dd und der Referenzschiene 320 angeordnet. Wie weiter unten genauer beschrieben werden wird, ist der Transistor Q ₃₆₂ so ausgelegt, daß er mehr Strom durchläßt als der Transistor Q ₃₆₄. Ein Abtastverstärker 366 ist mit der Referenzschiene 320 und der Abtastschiene 315 verbunden. Der Abtastverstärker 366 wirkt als Differenzverstärker derart, daß sein Ausgang 370 auf denjenigen Zustand geht, der durch die Differenz zwischen den Potentialen auf der Referenzschiene 320 und der Abtast­ schiene 315 bestimmt ist. Eine Detektor- bzw. Identifizie­ rungsleitung 375 ist mit der Gate-Elektrode eines N-Kanal- Transistors Q ₃₈₂ gekoppelt, dessen Source-Elektrode mit der Treiberschiene 310 und dessen Drain-Elektrode mit Erde verbun­ den ist.

Anhand der Fig. 2, 3 und 4 wird im folgenden die Funktionswei­ se der erfindungsgemäßen ODER-Schaltung beschrieben. Die Vor­ aufladungsleitung 360 wird auf ein hohes Potential getrieben, so daß die Transistoren Q _{P 352}, Q _{P 354}, Q _{P 356} und die beiden Q _EQUAL -Transistoren leitend geschaltet werden, wo­ durch der Strom durch diese Transistoren fließen kann. Dement­ sprechend werden die Treiberschiene 310, die Abtastschiene 315 und die Referenzschiene 320 auf ein hohes Potential getrieben und auf die gleiche Spannung abgeglichen. Aufgrund der Ausbil­ dung der in Fig. 2 dargestellten Schaltung stabilisiert sich die Spannung der Treiberschiene 310, der Abtastschiene 315 und der Referenzschiene 320 nach der Gleichung V = V _dd - V _th , wobei V _th gleich der Schwellenspannung der dort verwendeten MOS-Transistoren ist. In typischer Weise beträgt der Wert von V _th etwa 0,6 Volt und die Spannung auf der Treiberschiene, der Abtastschiene und der Referenzschiene ist etwa V _dd /2. Wie in den Zeitdiagrammen der Fig. 3 und 4 dargestellt ist, werden die Eingangssignale I ₁ bis I _N nach der Vorauflade­ periode angelegt und über eine vorgegebene Zeitspanne stabili­ sieren gelassen. Ein Detektorsignal wird an die Leitung 375 angelegt, das den Transistor Q ₃₈₂ leitend schaltet, ebenso wie die Transistoren Q ₃₆₂ und Q ₃₆₄. Es ist verständlich, daß bei Durchtritt von Strom durch den Transistor Q ₃₈₂ die Treiberschiene 310 sofort auf Erdpotential gezogen wird. In dem Falle, daß alle Eingangssignale I ₁ bis I _N auf einem niedrigen Potential sind, bleiben die Transistoren Q ₁ bis Q _N gesperrt. Wie zuvor beschrieben, ist der Transistor Q ₃₆₂ so ausgelegt, daß er einen höheren Strom als der Tran­ sistor Q ₃₆₄ durchläßt. Bei Anstehen eines Detektorsignals auf der Leitung 375 sind die Transistoren Q ₃₆₂ und Q ₃₆₄ leitend geschaltet und ziehen die Abtastschiene 315 und die Referenzschiene 320 gegen die V _dd -Spannung. Wie am besten in Fig. 3 zu sehen ist, erhöht sich die Spannung auf der Abtast­ schiene aufgrund der Messung des Transistors Q ₃₆₂ etwas schneller als auf der Referenzschiene. Der Abtastverstärker 366 tastet eine höhere Spannung auf der Abtastschiene ab und gibt ein niedriges Signal aus, das anzeigt, daß kein Eingang auf einem hohen Potential war.

Es sei als Beispiel angenommen, daß einer der Eingänge (I ₁ bis I _N ) der Schaltung gemäß Fig. 2 auf einem hohen Potential ist. Nach dem Voraufladen der Treiberschiene 310, der Abtast­ schiene 315 und der Referenzschiene 320 führt das Anlegen der Eingangssignale an die Transistoren Q ₁ bis Q _N dazu, daß einer der Eingänge (beispielsweise Eingang I ₃) hoch ist. Demgemäß wird der N-Kanal-Transistor Q ₃ leitend geschaltet. Das Anlegen eines Detektorsignals auf die Leitung 375 schaltet die Transistoren Q ₃₈₂, Q ₃₆₂ und Q ₃₆₄ leitend mit der Folge, daß die Treiberschiene 310 zusammen mit der Abtast­ schiene 315 über Q ₃ nach Erde gezogen wird. Wie in Fig. 4 gezeigt ist, zieht ebenso wie in dem obenbeschriebenen Falle der Transistor Q ₃₆₄ die Referenzschiene 320 gegen eine höhe­ re Spannung V _dd . Daher stellt der Abtastverstärker 366 fest, daß die Referenzschienenspannung höher als die Abtastschienen­ spannung ist, und entwickelt auf der Ausgangsleitung 370 ein Signal, das anzeigt, daß wenigstens einer der Eingänge (I ₁ bis I _N ) auf einem hohen Potential ist. Der Ausgang des ODER- Gatters ist daher hoch (oder wahr). Es ist verständlich, daß bei mehreren auf einem hohen Potential befindlichen Eingängen die Abtastschiene 315 mit einer im Vergleich zu einem einzigen hohen Eingang höheren Geschwindigkeit gegen Erde gezogen wird. Es wurde gefunden, daß die Erfindung eine erhebliche Geschwin­ digkeitserhöhung bei der Realisierung einer ODER-Funktion ermöglicht, und dies gilt, wie weiter unten beschrieben, auch für die Durchführung einer UND-Funktion.

Im folgenden wird auf Fig. 5 Bezug genommen, in der ein Aus­ führungsbeispiel eines erfindungsgemäßen logischen UND-Gatters dargestellt ist. Dieses weist eine Treiberschiene 400, eine Abtastschiene 410 und eine Referenzschiene 415 auf. Eingangs­ signale zum UND-Gatter der Fig. 5 (I ₁ bis I _N ) werden an die Gate-Elektroden von P-Kanal-Transistoren Q _{P 1} bis Q _PN angelegt, die ihrerseits zwischen die Treiberschiene 400 und die Abtastschiene 410 geschaltet sind. Eine Mehrzahl von Hilfstransistoren Q _d liegen zwischen der Referenzschiene 415 und V _dd und dienen zum Ausgleichen der Kapazitäten der Schienen 400, 410 und 415. Ein P-Kanal-Transistor Q _{P 420} ist mit der Treiberschiene 400 und V _dd in der in Fig. 5 darge­ stellten Weise verbunden. Eine Voraufladeschaltung ist auch vorgesehen und weist einen Inverter 425 auf, der mit einer Leitung 426 verbunden ist. Die P-Kanal-Transistoren Q _{P 428}, Q _{P 430} und Q _{P 432} sind mit den Treiber-, Abtast- bzw. Referenzschienen und Erde gekoppelt. Die P-Kanal-Ausgleichs­ transistoren Q _PE liegen in der dargestellten Weise zwischen Treiberschiene 400, Abtastschiene 410 und Referenzschiene 415. Die Gate-Elektroden der Transistoren Q _PE , Q _{P 428}, Q _{P 430} und Q _{P 432} sind mit der Leitung 426 gekoppelt. Eine Detek­ torschaltung weist einen Inverter 440 auf, der mit einer Lei­ tung 442 gekoppelt ist. Letzterer ist mit der Gate-Elektrode des Transistors Q _{P 420} und über Inverter 444 mit den Gate- Elektroden der N-Kanal-Transistoren Q _{N 448} und Q _{N 450} gekoppelt. Wie dargestellt, ist der Transistor Q _{N 448} zwi­ schen Abtastleitung 410 und Erde eingeschaltet, und der Tran­ sistor Q _{N 450} liegt zwischen der Bezugsschiene 415 und Erde. Sowohl die Abtastschiene 410 als auch die Bezugsschiene 415 sind mit einem Abtastverstärker 460 gekoppelt, der von der Detektorleitung 442 aktiviert wird.

In Betrieb führt eine Voraufladung der Voraufladeleitung auf ein hohes Potential zu einem niedrigen Potential auf der Lei­ tung 426 hinter dem Inverter 425. Das niedrige Signal auf der Leitung 426 bewirkt ein Leitendschalten der Transistoren Q _{P 428}, Q _{P 430} und Q _{P 432} sowie der Abgleichtransistoren Q _PE . Es ist einzusehen, daß wegen des normalerweise gesperr­ ten Zustands der Transistoren bei Anstehen eines hohen Poten­ tials am Gate Q _{P 420} bei fehlendem Detektorsignal gesperrt ist. Es ist ferner einzusehen, daß wegen des leitenden Zustan­ des der Transistoren Q _PE in der Voraufladephase die Treiber­ schiene 400, die Abtastschiene 410 und die Referenzschiene 415 auf eine Schwellenspannung oberhalb Erdpotential entladen sind. Am Ende der Voraufladephase sperrt das Signal auf der Leitung 426 die Transistoren Q _{P 428}, Q _{P 430} und Q _P432 und die Abgleichtransistoren Q _PE . Die Eingangssignale werden danach an die Eingänge I ₁ und I _N angelegt und stabilisie­ ren gelassen.

Treibt man die Detektorleitung auf ein hohes Potential, so ergibt sich ein niedriges Signal auf der Leitung 442 hinter dem Inverter 440, was dazu führt, daß Transistor Q _{P 420} leitend geschaltet wird, wodurch Strom von der Spannungsquelle V _dd auf die Treiberschiene 400 fließen kann. Außerdem führt das Anlegen eines niedrigen Signals auf die Leitung 442 zum Leitendschalten der N-Kanal-Transistoren Q _{N 448} und Q _{N 450}. Dadurch werden die Abtastschiene 410 und die Refe­ renzschiene 415 gegen Erde gezogen. Bei dem Ausführungsbei­ spiel gemäß Fig. 5 ist der Transistor Q _{N 448} so bemessen, daß er mehr Strom als der Transistor Q _{N 450} durchläßt, so daß die Spannung auf der Abtastschiene 410 rascher gegen Erde geht als die Spannung auf der Referenzschiene 415. Bekanntlich bedingt die Funktion eines UND-Gatters, daß das Ausgangssignal des Abtastverstärkers 460 nur dann hoch sein darf, wenn alle Eingänge des UND-Gatters hoch sind, während alle anderen Ein­ gangszustände zu einem niedrigen Signal am Ausgang des Abtast­ verstärkers 460 führen. Es leuchtet ein, daß bei irgendeinem niedrigen Signal auf den Eingängen I ₁ bis I _N eine UND-Be­ dingung besteht. Der über die Treiberschiene 400 fließende Strom wird zur Abtastschiene 410 geleitet und bringt deren Spannung auf einen höheren Wert als diejenige auf der Refe­ renzschiene. Dieser Zustand führt nach Abtastung durch den Abtastverstärker 460 zu einem niedrigen Ausgang auf der Aus­ gangsleitung des Verstärkers 460, was bedeutet, daß keine UND-Bedingung existiert.

Vorstehend wurden ODER- und UND-Verknüpfungen beschrieben, die ihre logischen Funktionen mit vergleichsweise hoher Geschwin­ digkeit erfüllen. Die Erfindung hat bevorzugte Anwendung in Hochgeschwindigkeits-Digitalcomputeranlagen und kann in einer Vielzahl von digitalen Schaltungen integriert werden.

Claims (24)

1. Logisches Gatter, dadurch gekennzeichnet, daß eine Treiberschiene (310), eine Abtastschiene (315) und eine Referenzschiene (320) vorgesehen sind, daß erste Transi­ stormittel (Q ₁ . . . Q _N ) zwischen der Treiberschiene (310) und der Abtastschiene (315) derart angeordnet sind, daß sie selektiv einen Stromfluß zwischen der Treiber- und der Abtast­ schiene ermöglichen, daß eine Vielzahl von Eingangsleitungen (I ₁ . . . I _N ) jeweils derart mit einer Gate-Elektrode eines ersten Transistors gekoppelt sind, daß der Transistor leitend geschaltet ist, wenn die zugehörige Eingangsleitung in einem ersten Zustand ist, daß zweite Transistormittel (Q ₃₆₂) zwi­ schen einer bekannten Spannungsquelle (V _dd ) und der Abtast­ schiene (315) eingeschaltet sind, daß dritte Transistormittel (Q ₃₆₄) zwischen der Spannungsquelle (V _dd ) und der Refe­ renzschiene (320) angeordnet und derart ausgelegt sind, daß sie einen geringeren Strom durchlassen als die zweiten Transi­ stormittel (Q ₃₆₂), daß vierte Transistormittel (Q ₃₈₂) zwischen der Treiberschiene (310) und Erde eingeschaltet sind, daß Detektorsignalgabemittel (375, 380) zur Erzeugung eines Detektorsignals und zum Anlegen dieses Signals an die Gate- Elektroden der zweiten, dritten und vierten Transistormittel vorgesehen sind, wobei das Anstehen dieses Signals zum Strom­ durchgang durch die zweiten, dritten und vierten Transistor­ mittel führt, und daß Abtastmittel (366) mit der Abtast- und der Referenzschiene (315 und 320) gekoppelt sind, die die Spannung auf diesen Schienen abtasten und ein vorgegebenes Ausgangssignal erzeugen, wenn die Spannung auf einer dieser Schienen die Spannung auf der jeweils anderen Schiene über­ steigt.

2. Logisches Gatter nach Anspruch 1, dadurch gekennzeichnet, daß eine Voraufladungsschaltung (360, Q _{P 352}, Q _{P 354}, Q _{P 356}) mit der Treiber-, der Abtast- und der Referenzschie­ ne (310, 315, 320) bekoppelt ist und diese Schienen vor der Erzeugung des Detektorsignals selektiv auf einen vorgegebenen Zustand auflädt.

3. Logisches Gatter nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die ersten Transistormittel mindestens einen Transistor (Q ₁ . . . Q _N ) für jede der Eingangsleitungen (I ₁ . . . I _N ) aufweisen.

4. Logisches Gatter nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß fünfte Transistormittel (Q _EQUAL ) mit der Referenzschiene (320) derart gekoppelt sind, daß sie die Kapazität der Referenzschiene und der Abtastschiene (315) ausgleichen können.

5.Logisches Gatter nach einem der Ansprüche 1 bis 4, da­ durch gekennzeichnet, daß die Abtastmittel einen Abtastver­ stärker (366) aufweisen.

6. Logisches Gatter nach einem der Ansprüche 2 bis 5, da­ durch gekennzeichnet, daß die Vorauflademittel sechste Transi­ stormittel (Q _EQUAL ) aufweisen, die zwischen der Treiber­ schiene (310), der Abtastschiene (315) und der Referenzschiene (320) zum Egalisieren der Spannung auf diesen Schienen angeor­ dnet sind.

7. Logisches Gatter nach Anspruch 6, dadurch gekennzeichnet, daß die Voraufladungsmittel außerdem siebte Transistormittel (Q _{P 352}, Q _{P 354}, Q _{P 356}), die jeweils zwischen der Span­ nungsquelle (V _dd ) und der Treiberschiene (310), der Abtast­ schiene (315) und der Referenzschiene (320) angeordnet sind, und eine Voraufladungsleitung (360) aufweisen, die mit den sechsten und siebten Transistormitteln derart gekoppelt ist, daß bei Anstehen eines Voraufladungssignals an der Voraufla­ dungsleitung die sechsten und siebten Transistormittel leitend geschaltet werden, so daß sie stromdurchflossen sind.

8. Logisches Gatter nach Anspruch 7, dadurch gekennzeichnet, daß die sechsten und siebten Transistormittel (Q _EQUAL , Q _{P 352}, Q _{P 354}, Q _{P 356}) N-Kanal-Transistoren sind.

9. Logisches Gatter nach einem der Ansprüche 1 bis 8, da­ durch gekennzeichnet, daß die ersten Transistormittel N-Kanal- Transistoren (Q ₁ . . . Q _N ) sind.

10. Logisches Gatter nach einem der Ansprüche 1 bis 9, da­ durch gekennzeichnet, daß die vierten Transistormittel durch einen N-Kanal-Transistor (Q ₃₈₂) gebildet sind.

11. Logisches Gatter nach einem der Ansprüche 1 bis 10, da­ durch gekennzeichnet, daß die zweiten und dritten Transistor­ mittel (Q ₃₆₂, Q ₃₆₄) P-Kanal-Transistoren sind.

12. Logisches Gatter nach einem der Ansprüche 1 bis 11, da­ durch gekennzeichnet, daß ein Inverter (380) zwischen dem Detektor-Signalgabemittel (375) und den Gate-Elektroden der zweiten und dritten Transistormittel (Q ₃₆₂, Q ₃₆₄) angeord­ net ist.

13. Logisches Gatter nach einem der Ansprüche 2 bis 12, da­ durch gekennzeichnet, daß der vorgegebene Zustand etwa V _dd -V _th ist, wobei V _th gleich den Schwellenspannungen der sechsten und siebten Transistormittel (Q _EQUAL und Q _{P 352}, Q _{P 354}, Q _{P 356}) ist.

14. Logisches UND-Gatter insbesondere nach einem der Ansprü­ che 1 bis 13, dadurch gekennzeichnet, daß eine Treiberschiene (400), eine Abtastschiene (410) und eine Referenzschiene (415) vorgesehen sind, daß erste Transistormittel (Q _{P 1} . . . Q _PN ) zwischen der Treiber- und der Abtastschiene derart angeordnet sind, daß sie selektiv einen Stromfluß zwischen der Treiber- und der Abtastschiene (400, 410) ermöglichen, daß eine Viel­ zahl von Eingangsleitungen (I ₁ . . . I _N ) jeweils derart mit einer Gate-Elektrode eines ersten Transistors gekoppelt sind, daß der Transistor leitend geschaltet ist, wenn die zugehörige Eingangsleitung in einem ersten Zustand ist, daß zweite Tran­ sistormittel (Q _{P 420}) zwischen die Treiberschiene (400) und eine bekannte Spannungsquelle (V _dd ) geschaltet sind, daß dritte Transistormittel (Q _{N 448}) zwischen die Abtastschiene (410) und Erde geschaltet sind, daß vierte Transistormittel (Q _{N 450}) zwischen die Referenzschiene (415) und Erde ge­ schaltet sowie derart ausgelegt sind, daß sie einen geringeren Strom durchlassen als die dritten Transistormittel (Q _{N 448}), daß Detektorsignalgabemittel (440, 442) zur Erzeugung eines Detektorsignals und zum Anlegen dieses Signals an die Gate- Elektroden der zweiten, dritten und vierten Transistormittel vorgesehen sind, wobei das Anstehen dieses Signals zum Strom­ durchgang durch die zweiten, dritten und vierten Transistor­ mittel führt, und daß Abtastmittel (460) mit der Abtast- und der Referenzschiene (410, 415) gekoppelt sind, die die Span­ nung auf diesen Schienen abtasten und ein vorgegebenes Aus­ gangssignal erzeugen, wenn die Spannung auf einer dieser Schienen die Spannung auf der jeweils anderen Schiene über­ steigt.

15. UND-Gatter nach Anspruch 14, dadurch gekennzeichnet, daß eine Vorentladungsschaltung (425, 426, Q _{P 425}, Q _{P 430}, Q _{P 432}, Q _PE ) mit der Treiber-, der Abtast- und der Refe­ renzschiene (400, 410, 415) gekoppelt ist, um diese Schienen vor der Erzeugung des Detektorsignals selektiv auf einen Schwellwert über Erde zu entladen.

16. UND-Gatter nach Anspruch 14 oder 15, dadurch gekennzeich­ net, daß die ersten Transistormittel mindestens einen Transi­ stor (Q _PE . . . Q _PN ) für jede der Eingangsleitungen (I ₁ . . . I _N ) aufweisen.

17. UND-Gatter nach einem der Ansprüche 14 bis 16, dadurch gekennzeichnet, daß die Abtastmittel einen Abtastverstärker (460) aufweisen.

18. UND-Gatter nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, daß die Vorentladungsmittel fünfte Transistor­ mittel aufweisen, die zwischen die Treiberschiene (400), die Abtastschiene (410) und die Referenzschiene (415) geschaltet sind, um die Spannung auf diesen Schienen zu egalisieren.

19. UND-Gatter nach Anspruch 18, dadurch gekennzeichnet, daß die Vorentladungsmittel außerdem sechste Transistormittel, die zwischen die Treiber-, die Abtast- und die Referenzschiene (400, 410, 415) geschaltet sind, und eine Vorentladungsleitung aufweisen, die mit den fünften und sechsten Transistormitteln derart gekoppelt ist, daß bei Anstehen eines Vorentladungssig­ nals an der Vorentladungsleitung die fünften und sechsten Transistormittel leitend gesschaltet sind und die Treiber-, die Abtast- und die Referenzschiene auf einen Schwellwertzustand über Erde bringen.

20. UND-Gatter nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, daß die ersten Transistormittel P-Kanal-Tran­ sistoren umfassen.

21. UND-Gatter nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, daß die zweiten Transistormittel mindestens einen P-Kanal-Transistor umfassen.

22. UND-Gatter nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, daß die dritten und vierten Transistormittel N-Kanal-Transistoren umfassen.

23. UND-Gatter nach einem der Ansprüche 14 bis 22, gekenn­ zeichnet durch siebte Transistormittel, die mit der Referenz­ schiene (415) gekoppelt sind, um die Kapazität der Referenz­ schiene und der Abtastschiene (410) auszugleichen.

24. UND-Gatter nach einem der Ansprüche 14 bis 23, dadurch gekennzeichnet, daß die fünften und sechsten Transistormittel P-Kanal-Transistoren umfassen.