KR890007379A - 마스터 슬라이스방식 반도체 집적회로장치 및 그 제조방법 - Google Patents

마스터 슬라이스방식 반도체 집적회로장치 및 그 제조방법 Download PDF

Info

Publication number
KR890007379A
KR890007379A KR1019880013825A KR880013825A KR890007379A KR 890007379 A KR890007379 A KR 890007379A KR 1019880013825 A KR1019880013825 A KR 1019880013825A KR 880013825 A KR880013825 A KR 880013825A KR 890007379 A KR890007379 A KR 890007379A
Authority
KR
South Korea
Prior art keywords
layer wiring
insulating film
interlayer insulating
pieces
forming
Prior art date
Application number
KR1019880013825A
Other languages
English (en)
Other versions
KR930000602B1 (ko
Inventor
유우코 후쿠이
카츠히로 오오다니
히로유끼 미야모또
마사오 니시우라
모리유끼 치무라
Original Assignee
카나자와 후미오
마쯔시다덴시고오교오 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62267066A external-priority patent/JPH01109743A/ja
Priority claimed from JP26706787A external-priority patent/JPH0748555B2/ja
Priority claimed from JP26706587A external-priority patent/JPH0748554B2/ja
Priority claimed from JP27621487A external-priority patent/JPH0748556B2/ja
Priority claimed from JP63145156A external-priority patent/JPH0728013B2/ja
Application filed by 카나자와 후미오, 마쯔시다덴시고오교오 가부시기가이샤 filed Critical 카나자와 후미오
Publication of KR890007379A publication Critical patent/KR890007379A/ko
Application granted granted Critical
Publication of KR930000602B1 publication Critical patent/KR930000602B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

마스터 슬라이스방식 반도체 집적회로장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명의 제1실시예를 설명하는 도면으로서,
제1도는 본 발명의 제1실시예에 의해서 제조된 반도체 집적회로장치의 평면도.
제2도는 그 요부파단사시도.
제3도는 제1도의 단면도.

Claims (21)

  1. 반도체기판상의 미리 정해진 위치에 소정의 확산영역을 형성하고, 상기 반도체기판상에 제1층간 절연막을 형성하고 상기 제1층간 절연막상에 소정의 간격을 두고 복수의 제1층 배선소편을 형성하고, 상기 복수의 제1층 배선소편상에 제2층간 절연막에 복수의 콘택트 구멍을 형성해서 마스터 슬라이스를 제조하는 제1단계와, 상기 제2층간 절연막상에 형성된 제2층 배선을 상기 복수의 콘택트 구멍중 소망의 콘택트 구멍을 개재해서 상기 제1층 배선소편에 접속하고 상기 제1층 배선소편과 상기 콘택트 구멍 및 상기 제2층 배선을 개재해서 상기 반도체 기판상에 형성한 복수의 확산영역을 접속하는 제2단계를 가진 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치의 제조방법.
  2. 반도체기판상의 미리 정해진 위치에 소정의 확산영역을 형성하고, 상기 반도체기판상에 복수의 통과구멍을 가진 제1층간 절연막을 형성하고 상기 제1층간 절연막상에 소정의 간격을 두고 복수의 제1층 배선소편을 형성하고 상기 복수의 제1층 배선소편을 상기 복수의 통과구멍중의 소망의 통과구멍을 개재해서 상기 확산영역에 접속하고 상기 제1층 배선소편상에 복수의 콘택트 구멍을 가진 제2층간 절연막을 형성해서 마스터 슬라이스를 제조하는 제1단계와, 상기 제2층간 절연막상에 제2층 배선을 형성하고 상기 복수의 콘택트 구멍중 소정의 콘택트 구멍을 개재해서 상기 제2층 배선을 상기 제1층 배선소편에 접속하고 상기 통과구멍, 상기 제1층 배선소편, 상기 콘택트 구멍 및 상기 제2층 배선을 개재해서 상기 기판상에 형성한 상기 복수의 확산영역을 접속하는 제2단계를 가진 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치의 제조방법.
  3. 반도체기판상에 미리 정해진 위치에 소정의 확산영역 및 제1층간 절연막을 형성하는 제1공정과, 상기 제1층간 절연막상에 복수의 제1층 배선소편을 형성하고 상기 복수의 제1층 배선소편상에 복수의 콘택트 구멍을 가진 제2층간 절연막을 형성하느 제2공정과 상기 제2층 배선상에 복수의 제2층 배선소편 및 상기 복수의 제2층 배선소편상에 복수의 콘택트 구멍을 가진 제3층간 절연막으로 이루어진 1층 이상의 적층체를 중첩시키는 제3공정과 상기 1층 이상의 적층체에 위치하는 상기 제2층간 절연막 및 상기 제3층간 절연막에 형성된 상기 복수의 콘택트 구멍을 개재해서 상기 복수의 제1층 배선소편을 상기 복수의 제1층 배선소편에 접속하는 제4공정에 의해서 마스터 슬라이스를 제조하는 제1단계와, 상기 최상층 적층체에 형성된 상기 제3층간 절연막사아에 최상층 배선을 형성하고 최상층 적층체내의 상기 제3층간 절연막에 형성된 콘택트 구멍을 개재해서 상기최상층의 배선을 상기 제2층 배선소편에 접속하고 상기 제1 및 제2층 배선소편, 상기 최상층의 배선 및 상기 콘택트 구멍을 개재해서 상기 복수의 확산영역을 접속하는 제2단계를 가진 것을 특징으로하는 마스터 슬라이스방식 반도체 집적회로 장치의 제조방법.
  4. 복수의 확산영역을 가진 반도체기판과, 상기 반도체기판상에 형성된 제1층간 절연막과, 상기 1층간 절연막상 소정의 형상을 가지고 규칙적으로 배열된 복수의 제1층 배선소편과, 상기 복수의 제1층 배선 소편상에 형성된 제2층간 절연막과, 상기 복수의 제1층 배선소편을 상기 제2층간 절연막상에 형성된 제2층 배선에 접속하는 복수의 콘택트 구멍으로 이루어진 것을 특징으로하는 마스터 슬라이스방식 반도체 집적회로 장치.
  5. 제4항에 있어서, 상기 콘택트구멍을 각각의 제1층 배선소편의 양단부에 위치하고, 각각의 제1층 배선소편은 전기적으로 독립을 유지하면서 2본의 제2층 배선을 통과하는데 충분한 길이를 가진 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  6. 1개 이상의 배선영역 및 기본셀 영역을 가진 반도체기판과 , 상기 반도체기판사에 형성된 제1층간 절연막과, 상기 제1층간 절연막상에 형성된 복수의 제1층 배선소편과, 상기 제1층 배선소편상에 형성된 제2층간 절연막과, 상기 제2층간 절연막상에 형성되고 상기 각 제1층 배선소편의 적어도 일단부에 위치하는 복수의 콘택트구멍과, 상기 제2층간 절연막상에 형성되고 상기 각 콘택트구멍을 개재해서 복수의 제1층 배선소편은 콘택트구멍이 각각의 상기 배선영역 및 상기 기본셀 영역과 관계없이 상기 제2층 배선의 주배선 방향을 따라서 직선상에 정렬되도록 규칙적으로 배열되어 있는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  7. 반도체기판에 1개소 이상의 배선영역 및 기본셀 영역을 형성하는 제1공정과 상기 반도체기판상에 제1층간 절연막을 형성하는 제2공정과 상기 제1층간 절연막상에 복수의 제1층 배선소편을 형성하는 제3공정과 상기 제1층 배선소편상에 상기 각 제1층 배선소편의 적어도 일단붕에 위치하는 복수의 콘택트구멍을 가진 제2층간 절연막을 형성하는 제4공정에 의해서 마스터 슬라이스를 제조하는 제1단계와, 상기 제2층간 절연막상에 상기 제2층 배선을 형성하고 상기 복수의 콘택트구멍중 소망의 콘택트구멍을 개재해서 상기 제2층 배선을 상기 복수의 제1층 배선소편에 접속하는 제2단계로 이루어지며, 상기 복수의 제1층 배선소편은 상기 배선영역 및 상기 기본셀 영역과 관계없이 제2층 배선의 주배선 방향을 따라서 상기 콘택트구멍이 직선상에 정렬되도록 규칙적으로 배열되어 있는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치의 제조방법.
  8. 1개소 이상의 배선영역 및 기본셀 영역을 가진 반도체기판과, 상기 반도체기판상 형성된 제1층간 절연막과, 상기 제1층간 절연막상에 형성된 복수의 제1층 배선소편과. 상기 제1층 배선소편상에 형성된 제2층간 절연막과, 상기 제2층간 절연막에 형성되고, 상기 각 제1층 배선소편의 양단부에 위치하는 복수의 콘택트구멍과, 상기 제2층간 절연막상에 형성되고 상기 각 콘택트구멍을 개재해서 상기 복수의 제1층 배선 소편에 접속되고 제2층 배선으로 이루어지고, 상기 각 제1층 배선소편은, 소정의 형상을 가지며 1본 이상의 제2층 배선을 통과하는데 충분한 길이를 가지고 상기 복수의 제1층 배선소편은 복수의 제1층 배선소편상의 일단부의 콘택트구멍열 및 타단부의 콘택트구멍열이 상기 배선영역 및 상기 기본셀 영역과 관계없이 상기 제2층 배선의 주배선 방향을 따라서 직선상에 정렬되도록 규칙적으로 배열되어 있는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  9. 제8항에 있어서, 상기 각 제1층 배선소편은 1본 또는 2본의 상기 제2층 배선소편을 통과하는데 충분한 길이를 가진 것을 특징으로하는 마스터 슬라이스방식 반도체 집적회로 장치.
  10. 반도체기판내에 1개소 이상의 배선영역 및 기본셀 영역을 형성하는 제1공정과 상기 반도체기판상에 제1층간 절연막을 형성하는 제1공정과 상기 제1층간 절연막상에 복수의 제1층 배선소편을 형성하는 제3공정과 상기 제1층 배선소편상에 상기 각 제1층 배선소편의 양단부에 위치하는 복수의 콘택트구멍을 가진 제2층간 절연막을 형성하는 제4공정에 의해서 마스터 슬라이스를 제조하는 제1단계와, 상기 제2층간 절연막상에 상기 제2층 배선을 형성하고 상기 복수의 콘택트구멍중의 소망의 콘택트구멍을 개재해서 상기 제2층 배선을 상기 복수의 제1층 배선소편에 접속하는 제2단계로 이루어지며, 상기 각 제1층 배선소편은 소정의 형상을 가지며 또한 1본 이상의 상기 제2층 배선을 통과하는데 충분한 길이를 가지고 상기 복수의 제1층 배선소편은 상기 복수의 제1층 배선소편 상의 일단부의 콘택트구멍열 및 타단부의 콘택트구멍열이 상기 배선영역 및 상기 기본셀 영역과 관계없이 상기 제2층 배선의 주배선 방향을 따라서 각각 일직선상에 정렬되도록 규칙적으로 배열되어 있는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치의 제조방법.
  11. 적어도 1개의 기본셀 영역을 가진 반도체기판과, 상기 반도체기판상에 형성된 제1층간 절연막과, 전기적으로 독립을 유지하면서 1본 이상의 제2층 배선을 통과하는데 충분한 길이를 가지며 소정의 형상을 이루는 복수의 제1층 배선소편과, 소정의 형상을 이루지 않는 복수의 제1층 배선소편과, 상기 소정의 형상 및 소정의 형상을 이루지 않는 상기 제1층 배선소편상에 형성된 제2층간 절연막과, 상기 제2층간 절연막에 형성되고 소정의 형상의 상기 각 제1층 배선소편의 양단부 및 소정의 형상을 이루지 않는 상기 각 제1층 배선소편의 적어도 일단부상에 위치하는 복수의 콘택트구멍과, 상기 제2층간 절연막상에 형성되고 상기 콘텍트구멍을 개재해서 상기 복수의 제1층 배선소편에 접속된 제2층 배선으로 이루어지며, 소정의 형상 및 소정의 형상을 이루지 않는 상기 복수의 제1층 배선소편은 소정의 형상의 상기 복수의 제1층 배선소편의 콘택트구멍의 일단부 또는 양단부 및 소정의 형상을 이루지 않는 상기 복수의 제1층 배선소편의 콘택트구멍의 일단부 또는 타단부가 상기 기본셀 영역내의 상기 제2층 배선의 주배선 방향을 따라서 직선상에 정렬되도록 규칙적으로 배열되어 있는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  12. 제11항에 있어서, 상기 각 복수의 기본셀 영역은 간극이 없이 인접해서 형성되어 있고, 소정의 형상 및 소정의 형상을 이루지 않는 상기 각 제1층 배선소 편은 개개의 기본셀 영역과 관계없이 소정의 형상 및 소정의 형상을 이루지 않는 상기 제1층 배선소편상의 콘택트구멍이 직선상에 정렬되도록 규칙적으로 배열되어 있는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  13. 반도체기판에 적어도 1개소의 기본셀 영역을 형성하는 제1공정과 상기 반도체기판상에 제1층간 절연막을 형성하는 제2공정과 전기적으로 독립을 유지하면서 1본 이상의 제2층 배선을 통과시키는데 충분한 길이 가지며 소정의 형상으로 이루어진 복수의 제1층 배선소편을 형성하는 제3공정과 소정의 형상을 이루지 않는 복수의 제1층 배선소편을 형성하는 제4공정과 소정의 형상 및 소정의 형상을 이루지 않는 상기 제1층 배선소편상에 제2층간 절연막을 형성하는 제5공정과 상기 제2층간 절연막상에 소정의 형상의 상기 각제1층 배선소편의 양단부 및 소정의 형상을 이루지 않는 상기 각 제1층 배선소편의 적어도 일단부상에 위치하는 복수의 코너택트구멍을 형성하는 제6공정에 의해서 마스터 슬라이스를 제조하는 제1단계와, 상기 제2층간 절연막상에 상기 제2층 배선을 형성하고 상기 복수의 콘택트구멍중의 소망의 콘택트구멍을 개재해서 상기 제2층 배선을 상기 복수의 제1층 배선소편에 접속하는 제2단계로 이루어지며, 소정의 형상 및 소정의 형상을 이루지 않는 상기 복수의 제1층 배선소편은 소정의 형상의 상기 복수의 제1층 배선소편의 콘택트구멍 및 소정의 형상을 이루지 않는 상기 복수의 제1층 배선소편의 콘택트구멍의 일단부 또는 타단부가 상기 기본셀 영역내의 재2층 배선의 주배선 방향을 따라서 일직선상에 정렬되도록 규칙적으로 배열되어 있는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로장치의 제조방법.
  14. 반도체기판과, 상기 반도체기판상에 형성된 제1층간 절연막과, 상기 반도체기판 및 상기 제1층간 절연막상에 소정의 반복 패턴으로 형성된 복수의 기본셀 단위로 이루어지며, 상기 각 기본셀 단위는 적어도 한개의 트랜지스터소자와, 복수의 제1 및 제2의 제1층 배선소편과, 상기 제1층간 절연막에 형성되며 상기 복수의 제1의 제1층 배선소편의 일단부 아래에 위치하는 통과구멍과, 상기 복수의 제1 및 제의 제1층 배선소편상의 제2층간 절연막에 형성되고 상기 복수의 제1의 제1층 배선소편의 타단부 및 상기 복수의 제2의 제1층 배선소편의 양단부상에 위치하는 복수의 콘택트구멍과, 상기 제1의 제1층 배선소편과 직교하는 직선상에 있고. 또한 콘택트구멍의 형성가능한 제1의 트랙과, 상기 제1의 제1층 배선소편과 직교하는 직선상에 있고, 또한 콘택트구멍의 형성을 금지한 제2의 트랙으로 이루어지며, 상기 콘택트구멍은 상기 제1의 트랙상에만 형성한 것을 특징으로하는 마스터 슬라이스방식 반도체 집적회로 장치.
  15. 제14항에 있어서, 상기 기본셀 단위의 반복피치의 양단부의 트랙을 통과구멍의 형성가능한 제1의 트랙으로 한 것을 특징으로하는 마스터 슬라이스방식 반도체 집적회로 장치.
  16. 제14항 또는 제15항에 있어서, 길이방향에서 인접하는 상기 제2의 제1층 배선소편은 상기 길이방향과 직교하는 방향의 상기 제2층간 절연막상에 형성된 제2층 배선이 통과할 수 없도록 좁은 간극으로 배열한 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  17. 제14항에 있어서, 상기 통과구멍은 콘택트구멍의 형성을 금지한 상기 제2의 트랙상에만 형성한 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  18. 제14항에 있어서, 상기 각 제1의 제1층 배선소편은 전기적으로 독립을 유지하면서 상기 제1및 제2트랙상에 형성된 2본의 제2층 배선만을 통과시키는데 충분한 길이를 가진 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  19. 대체로 전체면에 반도체소자가 형성된 반도체기판과, 상기 반도체기판상에 형성된 제1층간 절연막과, 상기 제1층간 절연막에 형성된 통과구멍을 개재해서 상기 복수의 반도체소자의 각 노드에 접속된 복수의 제1의 제1층 배선소편과, 상기 복수의 반도체소자의 노드에 접속되지 않는 복수의 제2의 제1층 배선소편과, 상기 복수의 제1 및 제2의 제1층 배선소편상에 형성된 제2층간 절연막과, 상기 제2층간 절연막상에 형성복수의 콘택트구멍과, 상기 제2층간 절연막상에 형성되고 상기 복수의 콘택트구멍중의 소정의 콘택트구멍을 개재해서 제1및 제2의 제1층 배선소편에 접속된 복수의 제2층 배선으로 이루어지며, 상기 1개 이상의 콘택트구멍은 상기 각 제1의 제1층 배선소편상에 위치하고, 상기 2개 이상의 콘택트구멍은 상기 각 제2의 제 1층 배선소편상에 위치하는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  20. 제19항에 있어서, 상기 제1 및 제2의 제1층 배선소편과 상기 제2층 배선에 의해서 전원배선을 형성하고 상기 제2층 배선에 의해서 상기 제1 및 제2의 제1층 배선소편사이 접속되는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
  21. 반도체기판의 대체로 전체면에 복수의 반도체소자를 형성하는 제1공정과 상기 반도체기판상의 제1층간 제1층간 절연막을 형성하는 제2공정과 상기 제1층간 절연막에 형성된 통과구멍을 개재해서 상기 복수의 반도체소자의 각 노드에 접속된 복수의 제1의 제1층 배선소편을 형성하는 제3공정과 상기 복수의 반도체소자의 노드에 접속된 복수의 제2의 제1층 배선소편을 형성하는 제3공정과 상기 복수의 반도체소자의 노드이 접속되지 않는 복수의 제2의 제1층 배선소편을 형성하는 제4공정과 상기 복수의 제1 및 제2의 제1층 배선소편 상에 형성된 제2층간 절연막을 형성하는 제5공정과 1개 이상이 상기 각 제1의 제1층 배선소편상에 위치하고 2개 이상의 상기 제2의 제1층 배선소편상에 위치하도록 상기 제2층간 절연막상에 복수의 콘택트구멍을 형성하는 제6공정에 의해서 마스터 슬라이스를 제조하는 제1단계와, 상기제2층간 절연막상에 복수의 제2층 배선을 형성하고 상기 복수의 콘택트구멍중의 소정의 콘택트구멍을 개재해서 상기 제2층 배선을 상기 제1 및 제2의 제1층 배선소편에 접속하는 것을 특징으로 하는 마스터 슬라이스방식 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880013825A 1987-10-22 1988-10-22 마스터 슬라이스방식 반도체집적회로장치 및 그 제조방법 KR930000602B1 (ko)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP63-145156 1888-06-13
JP87-267065 1987-10-22
JP62-267065 1987-10-22
JP62-267067 1987-10-22
JP87-267066 1987-10-22
JP62-267066 1987-10-22
JP62267066A JPH01109743A (ja) 1987-10-22 1987-10-22 マスタースライス方式半導体集積回路装置の製造方法
JP87-267067 1987-10-22
JP26706787A JPH0748555B2 (ja) 1987-10-22 1987-10-22 マスタースライス方式半導体集積回路装置の製造方法
JP26706587A JPH0748554B2 (ja) 1987-10-22 1987-10-22 マスタースライス方式半導体集積回路装置の製造方法
JP87-276214 1987-10-30
JP27621487A JPH0748556B2 (ja) 1987-10-30 1987-10-30 マスタースライス方式半導体集積回路装置の製造方法
JP62-276214 1987-10-30
JP88-145156 1988-06-13
JP63145156A JPH0728013B2 (ja) 1988-06-13 1988-06-13 マスタースライス方式半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
KR890007379A true KR890007379A (ko) 1989-06-19
KR930000602B1 KR930000602B1 (ko) 1993-01-25

Family

ID=27527728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880013825A KR930000602B1 (ko) 1987-10-22 1988-10-22 마스터 슬라이스방식 반도체집적회로장치 및 그 제조방법

Country Status (3)

Country Link
EP (1) EP0314376B1 (ko)
KR (1) KR930000602B1 (ko)
DE (1) DE3852692T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68929068T2 (de) * 1988-04-22 1999-12-23 Fujitsu Ltd Integrierte Halbleiterschaltungsanordnung vom "Masterslice"-Typ
JP2731288B2 (ja) * 1990-08-28 1998-03-25 株式会社日立製作所 多層配線方法
US5399517A (en) * 1992-02-19 1995-03-21 Vlsi Technology, Inc. Method of routing three layer metal gate arrays using a channel router

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197555A (en) * 1975-12-29 1980-04-08 Fujitsu Limited Semiconductor device
JPS6218732A (ja) * 1985-07-15 1987-01-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路とその個性化方法

Also Published As

Publication number Publication date
KR930000602B1 (ko) 1993-01-25
EP0314376A1 (en) 1989-05-03
DE3852692D1 (de) 1995-02-16
DE3852692T2 (de) 1995-08-03
EP0314376B1 (en) 1995-01-04

Similar Documents

Publication Publication Date Title
KR940003010A (ko) 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
KR900007085A (ko) 반도체집적회로장치 및 그 제조방법
US20100237508A1 (en) Power-supply wiring structure for multilayer wiring and method of manufacturing multilayer wiring
JP2002031883A5 (ko)
JP2004095799A5 (ko)
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
JP4372046B2 (ja) 半導体装置
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
JP2503725B2 (ja) 多層配線基板
US20190313535A1 (en) Method for forming laminated circuit board, and laminated circuit board formed using same
KR890007379A (ko) 마스터 슬라이스방식 반도체 집적회로장치 및 그 제조방법
WO2021075353A1 (ja) 半導体集積回路装置
KR960004074B1 (ko) 다층 금속 상호 접속부를 갖는 반도체 장치
US20100187698A1 (en) Semiconductor device and method for manufacturing the same
JPH0334348A (ja) セル構造電力用半導体装置
US5955788A (en) Semiconductor device having multilevel wiring with improved planarity
JPH01108748A (ja) 多層配線構造を有する半導体装置
JP2006190709A (ja) 半導体装置
KR100304696B1 (ko) 크랙이없는안정된다층금속배선구조를갖는반도체장치
US11744023B2 (en) Dual conductor laminated substrate
KR920006852B1 (ko) n(n≥3)층의 배선층을 가지는 반도체 장치
KR910005379A (ko) 반도체집적회로장치 및 그 제조방법
JPH0419808Y2 (ko)
KR20000003630A (ko) 반도체소자의 저항
JPS62154758A (ja) 半導体装置とその製造法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020116

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee