KR20000003630A - 반도체소자의 저항 - Google Patents
반도체소자의 저항 Download PDFInfo
- Publication number
- KR20000003630A KR20000003630A KR1019980024890A KR19980024890A KR20000003630A KR 20000003630 A KR20000003630 A KR 20000003630A KR 1019980024890 A KR1019980024890 A KR 1019980024890A KR 19980024890 A KR19980024890 A KR 19980024890A KR 20000003630 A KR20000003630 A KR 20000003630A
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- interlayer insulating
- semiconductor device
- insulating film
- line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000010354 integration Effects 0.000 abstract description 3
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 저항에 관한 것으로, 특히 상하로 적층되어있는 다층의 저항선들을 형성하고, 상기의 저항선들을 금속배선공정에서 연결시켜 하나의 고저항선으로 연결시켰으므로 저저항선이 차지하는 면적을 감소시켜 소자의 고집적화가 유리해지고, 저항에 의한 불량발생을 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체소자의 저항에 관한 것으로, 특히 다층의 저항을 적층하고 이들을 연결하여 사용함으로서 저항이 차지하는 면적을 감소시켜 소자의 고집적화를 유리하게하는 반도체소자의 저항에 관한 것이다.
일반적으로 반도체소자는 트랜지스터나 캐패시터를 구성하는 도전선들 뿐만아니라 정전기 보호회로등에도 사용되는 저항 소자가 필요하며, 상기의저항들중 특히 고저항 소자, 예를들어 정전기 보호회로용 저항등은 N+활성영역이나 다결정실리콘층 패턴등과 같은 단일 저항층을 길게 형성하거나, 저항선을 가늘게 형성하거나 또는 비저항 자체가 큰 물질을 사용하는 등의 방법이 사용되고 있다.
상기에서 단일저항층을 길게 형성하는 방법은 도 1에 도시되어있는 바와 같이, 지그재그로 패턴닝된 저항선(10), 예를들어 N+활성영역이나 다결정실리콘층 패턴으로된 저항선(10)을 형성하고 그 양단을 콘택(12)을 통하여 금속배선(14)과 연결하는 방법은 고저항 형성시 면적이 증가되어 소자의 고집적화를 어렵게하고, 저항선의 폭을 적게 형성하는 방법은 저항선 자체에서 발생하는 열에 의해 저항이나 인접 알루미늄 배선을 단선 시키거나 인접소자, 예를들어 MOSFET나 캐패시터등의 소자 특성을 악화시키는 문제점이 있으며, 비저항이 큰 물질을 사용하는 것은 새로운 공정이나 물질의 사용으로 인하여 기존의 공정을 어렵게하는 등의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 일정 면적내에 기존의 사용되는 물질로 저항선을 다층으로 형성하고, 이들을 레이아웃에 따라 금속배선과 연결시켜 고저항 소자를 작은 면적에 형성하여 소자의 고집적화를 유리하게할 수 있는 반도체소자의 저항을 제공함에 있다.
도 1은 종래 기술에 따른 저항의 레이아웃도.
도 2는 본 발명에 따른 저항의 레이아웃도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 저항선 12 : 콘택
14 : 금속배선 20 : 하부 저항선
22 : 상부 저항선 26 : 금속배선
24-1,24-2,24-3,24-4 : 콘택영역 28 : 콘택
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저항은, 반도체기판상에 형성되어있는 하부저항선과, 상기 구조의 전표면에 형성되어있는 층간절연막과, 상기 층간절연막상에 형성되어있는 상부 저항선과, 상기 하부저항선의 일부들 노출시키는 적어도 두 개의 콘택홀과, 상기 콘택홀을 통하여 하부 저항선과 상부 저항선을 연결하는 금속배선을 구비함을 특징으로한다.
또한 본 발명의 다른 특징은, 반도체기판상에 형성되어있는 제1층간절연막 상에 형성되어있는 하부저항선과, 상기 구조의 전표면에 형성되어있는 제2층간절연막과, 상기 제2층간절연막상에 형성되어있는 상부 저항선과, 상기 하부저항선의 일부들 노출시키는 제2층간절연막이 제거된 적어도 두 개의 콘택홀과, 상기 콘택홀을 통하여 하부 저항선과 상부 저항선을 연결하는 금속배선을 구비함을 특징으로한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 저항에 대하여 상세히 설명을 하기로 한다.
도 2는 본발명에 따른 반도체소자의 저항의 레이아웃도이다.
먼저, 반도체기판(도시되지 않음)상에 일정한 패턴에 의해 N+활성영역으로된 하부 저항선(20)이 지그재그 형상으로 형성되어 있으며, 상기 구조의 전표면에 층간절연막(도시되지 않음)이 형성되어 있고, 상기 층간절연막상에 다결정실리콘층 패턴등의 저항물질로된 상부 저항선(22)이 상기 하부 저항선(20)과는 직교되는 방향으로 엇갈리는 지그재그 형상으로 형성되어있다.
또한 상기 하부 및 상부저항선(20,22)의 양단에는 콘택을 위하여 넓게 형성된 콘택영역들(24-1,-2,-3,-4)들이 형성되어있고, 상기 콘택영역중 인접한 콘택영역(24-2,-3)은 금속배선(26)에 의해 콘택(28)을 통해 서로 연결되어 있고, 하부 및 상부저항선(20,22)의 타측 콘택영역(24-1,-4) 역시 콘택(28)을 통해 금속배선(26)과 연결되어 외부와 접촉된다.
상기에서는 하부 저항을 N+활성영역으로 하였으나, 이는 절연막 상에 형성된 다결정실리콘층 패턴으로 형성될 수도 있으며, 상기에서 두층의 저항층을 연결하는 것은 금속배선을 예로 들었으나, 이 또한 다결정실리콘층으로 연결할 수도 있고, 두층의 저항선이 아닌 삼층 이상의 다층으로 형성할 수도 있다.
상기한 바와같이 본 발명에 따른 반도체소자의 저항은 상하로 적층되어있는 저항선들을 금속배선공정에서 연결시켜 저항선이 차지하는 면적을 감소시켰으므로, 소자의 고집적화가 유리해지고, 저항에 의한 불량발생을 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (7)
- 반도체기판상에 형성되어있는 하부저항선과,상기 구조의 전표면에 형성되어있는 층간절연막과,상기 층간절연막상에 형성되어있는 상부 저항선과,상기 하부저항선의 일부들 노출시키는 적어도 두 개의 콘택홀과,상기 콘택홀을 통하여 하부 저항선과 상부 저항선을 연결하는 금속배선을 구비하는 반도체소자의 저항.
- 제 1 항에 있어서, 상기 하부 저항층이 기판에 형성된 N+활성영역인 것을 특징으로하는 반도체소자의 저항.
- 제 1 항에 있어서, 상기 상부 저항층이 다결정실리콘층 패턴인 것을 특징으로하는 반도체소자의 저항.
- 제 1 항에 있어서, 상기 층간절연막 및 상부 저항선이 적어도 두 개가 형성되어 있는 것을 특징으로하는 반도체소자의 저항.
- 반도체기판상에 형성되어있는 제1층간절연막 상에 형성되어있는 하부저항선과,상기 구조의 전표면에 형성되어있는 제2층간절연막과,상기 제2층간절연막상에 형성되어있는 상부 저항선과,상기 하부저항선의 일부들 노출시키는 제2층간절연막이 제거된 적어도 두 개의 콘택홀과,상기 콘택홀을 통하여 하부 저항선과 상부 저항선을 연결하는 금속배선을 구비하는 반도체소자의 저항.
- 제 5 항에 있어서, 상기 상.하부 저항층이 다결정실리콘층 패턴인 것을 특징으로하는 반도체소자의 저항.
- 제 1 항에 있어서, 상기 층간절연막 및 상부 저항선이 적어도 두 개가 형성되어 있는 것을 특징으로하는 반도체소자의 저항.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024890A KR20000003630A (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의 저항 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024890A KR20000003630A (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의 저항 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000003630A true KR20000003630A (ko) | 2000-01-15 |
Family
ID=19541410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024890A KR20000003630A (ko) | 1998-06-29 | 1998-06-29 | 반도체소자의 저항 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000003630A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100710242B1 (ko) * | 2003-01-31 | 2007-04-20 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 직하형 백 라이트 |
| KR100987057B1 (ko) * | 2008-06-12 | 2010-10-11 | 한국과학기술원 | 광검출 효율이 향상된 실리콘 광전자 증배관 및 이를포함하는 감마선 검출기 |
| KR101141401B1 (ko) * | 2010-05-06 | 2012-05-03 | 삼성전기주식회사 | 병렬 구조의 저항기와 그 제조 방법 |
-
1998
- 1998-06-29 KR KR1019980024890A patent/KR20000003630A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100710242B1 (ko) * | 2003-01-31 | 2007-04-20 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 직하형 백 라이트 |
| KR100987057B1 (ko) * | 2008-06-12 | 2010-10-11 | 한국과학기술원 | 광검출 효율이 향상된 실리콘 광전자 증배관 및 이를포함하는 감마선 검출기 |
| KR101141401B1 (ko) * | 2010-05-06 | 2012-05-03 | 삼성전기주식회사 | 병렬 구조의 저항기와 그 제조 방법 |
| US8373537B2 (en) | 2010-05-06 | 2013-02-12 | Samsung Electro-Mechanics Co., Ltd. | Resistor having parallel structure and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5272600A (en) | Electrical interconnect device with interwoven power and ground lines and capacitive vias | |
| US5290971A (en) | Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same | |
| CA2443551A1 (en) | Distributed capacitor | |
| JP2005142531A (ja) | Ｍｉｍ構造抵抗体を搭載した半導体装置 | |
| JP3129836B2 (ja) | Ｖｌｓｉ回路の導体路配置 | |
| JP3899059B2 (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
| KR20010049422A (ko) | 고주파 모듈 | |
| KR101182079B1 (ko) | 전력 전송 네트워크들의 기판들에 내장하는 박막 레지스터들 | |
| JP4299227B2 (ja) | 薄膜トランジスタアレイパネルの製造方法 | |
| KR100462878B1 (ko) | 길이가 긴 부하저항을 구비한 반도체 장치 및 그의 제조방법 | |
| KR960004074B1 (ko) | 다층 금속 상호 접속부를 갖는 반도체 장치 | |
| KR20000003630A (ko) | 반도체소자의 저항 | |
| JP2003258107A5 (ko) | ||
| JP2656585B2 (ja) | 集積回路部品とその実装構造 | |
| JPH08307063A (ja) | 電気回路基板及びその製造方法 | |
| KR200309911Y1 (ko) | 다층 배선 | |
| KR20000027285A (ko) | 반도체 소자의 금속 배선 구조 및 그 형성 방법 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH06326471A (ja) | 多層配線基板 | |
| JPH08124928A (ja) | 半導体集積回路 | |
| KR970017961A (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JP2000164696A (ja) | 多層配線構造 | |
| JP2697345B2 (ja) | 混成集積回路 | |
| JPH0774475A (ja) | メッシュパターン構造 | |
| KR100399934B1 (ko) | 반도체장치의콘택형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |