KR100304696B1 - 크랙이없는안정된다층금속배선구조를갖는반도체장치 - Google Patents

크랙이없는안정된다층금속배선구조를갖는반도체장치 Download PDF

Info

Publication number
KR100304696B1
KR100304696B1 KR1019980049773A KR19980049773A KR100304696B1 KR 100304696 B1 KR100304696 B1 KR 100304696B1 KR 1019980049773 A KR1019980049773 A KR 1019980049773A KR 19980049773 A KR19980049773 A KR 19980049773A KR 100304696 B1 KR100304696 B1 KR 100304696B1
Authority
KR
South Korea
Prior art keywords
metal
interlayer insulating
metal wiring
wiring
wires
Prior art date
Application number
KR1019980049773A
Other languages
English (en)
Other versions
KR20000033091A (ko
Inventor
김영대
이은철
김병윤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980049773A priority Critical patent/KR100304696B1/ko
Publication of KR20000033091A publication Critical patent/KR20000033091A/ko
Application granted granted Critical
Publication of KR100304696B1 publication Critical patent/KR100304696B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

크랙이 없는 안정된 다층 금속배선을 갖는 반도체 장치에 대하여 개시되어 있다. 본 발명은 다층 금속배선들이 수직방향으로 일렬로 나란히 형성되어 있는 다층 금속배선을 제공하되, 상기 다층 금속배선들 중 선택된 적어도 어느 한 금속배선은 상기 열(列)을 벗어나서 아래의 선택되지 않은 금속배선과 엇갈리도록 형성되어 있는 것을 특징으로 하는 다층 금속배선을 제공하고, 또한 상기 선택된 금속배선이 상기 열(列)로부터 이탈되지 않는 대신 상기 선택된 금속배선간의 간격이 더 넓어진(적어도 2.1㎛ 이상) 다층 금속배선을 제공한다.

Description

크랙이 없는 안정된 다층 금속배선 구조를 갖는 반도체 장치{Apparatus having stable multi line which crack is not comprised}
본 발명은 반도체 장치에 관한 것으로서, 자세하게는 크랙이 없는 안정된 다층 금속배선 구조를 갖는 반도체 장치에 관한 것이다.
반도체 장치가 고집적화됨에 따라 기판에 형성되는 반도체 소자들의 형성영역이 작아진다. 이렇게 작아진 영역에 원하는 기능을 갖는 반도체 소자를 형성하기 위해서 반도체 장치에 구비되는 금속배선들을 다층화하는 경향이 있다.
금속배선의 다층화는 수직적인 단차가 증가된다는 단점이 있지만, 반도체장치의 고집적화를 달성할 수 있기 때문에 반도체 장치의 금속배선 형성공정에 널리 사용되고 있다.
도 1을 참조하면, 종래 기술에 의한 다층 금속배선 구조는 반도체 기판(10) 상에 제1 금속배선(12)이 형성되어 있다. 상기 제1 금속배선(12) 상에 평탄화된 제1 층간 절연막(14)이 형성되어 있다. 상기 제1 층간 절연막(14) 상에 제2 금속배선(16)이 형성되어있다. 상기 제2 금속배선(16)은 0.7㎛만큼 서로 이격되어 있다. 상기 제2 금속배선(16) 상에 상기 제2 금속배선(16) 사이를 채우는 평탄화된 제2 층간 절연막(18)이 형성되어 있다. 상기 제2 층간 절연막(18)의 상기 제2 금속배선(16)을 덮고 있는 영역 상에 제3 금속배선(20)이 형성되어 있다. 상기 제3 금속배선(20)은 상기 제2 금속배선(16)이 이격된 거리에서 양측으로 0.35㎛정도 더이격된 1.4㎛정도 이격되어 있다. 상기 제3 금속배선(20) 상에 상기 제3 금속배선(20) 사이를 채우는 평탄화된 제3 층간 절연막(22)이 형성되어 있다. 상기 제3 층간 절연막(22)의 상기 제3 금속배선(20)을 덮는 영역 상에 제4 금속배선(24)이 형성되어 있다. 상기 제4 금속배선(24)은 상기 제3 금속배선(20)과 동일한 1.4㎛정도로 이격되어 있다. 상기 제4 금속배선(24) 상에 상기 제4 금속배선(24) 사이를 채우는 평탄화된 제4 층간 절연막(26)이 형성되어 있다. 상기 제4 층간 절연막(26)의 상기 제3 금속배선(24)을 덮는 영역 상에 제5 금속배선(28)이 형성되어 있다. 상기 제5 금속배선(28)도 상기 제3 및 제4 금속배선(20, 24) 처럼 1.4㎛정도 서로 이격되어 있다. 그러나, 상기 제5 금속배선(28)은 상기 제2 금속배선(16)이 이격된 거리로부터 양쪽으로 동일하게 더 이격되어 있는 것이 아니라, 한쪽으로만 더 이격되어 있다.
즉, 상기 제5 금속배선(28)중, 도면상 좌측에 형성된 배선은 그 오른쪽 끝이 상기 제2 금속배선(16)의 오른쪽 끝과 동일한 선상에 있지만, 도면상 우측에 형성된 배선은 그 왼쪽 끝이 오른쪽에 형성되어 있는 상기 제2 금속배선(16)의 왼쪽 끝보다 더 우측으로 이동되어 있다. 도면상 우측에서 상기 제5 금속배선(28)이 상기 제2 금속배선(16)의 왼쪽 끝으로부터 오른쪽으로 이동된 거리(d)는 약 0.7㎛정도이다.
계속해서, 상기 제5 금속배선(28) 상에 상기 제5 금속배선(28) 사이를 채우는 평탄화된 제5 층간 절연막(30)이 형성되어 있다. 상기 제5 층간 절연막(30) 상에 제6 금속배선(32)이 형성되어 있다. 상기 제6 금속배선(32)은 상기 제5 층간 절연막(30)의 상기 제5 금속배선(28)을 덮는, 그리고 상기 제5 금속배선(28) 사이를 채우는 전 영역 상에 형성되어 있다.
상술한 바와 같은 종래 기술에 의한 다층 금속배선 구조는 상기 제1 내지 제6 금속배선(12, 16, 20, 24, 28, 32)이 순차적으로 형성되어 있고, 상기 제1 내지 제6 금속배선들(12, 16, 20, 24, 28, 32) 사이사이에 상기 제1 내지 제5 층간 절연막(14, 18, 22, 26, 30)이 순차적으로 형성되어 있다. 이때, 상기 제2 내지 제5 층간 절연막(18, 22, 26, 30) 사이에 형성된 상기 제2 내지 제5 금속배선(14, 20, 24, 28)은 상기 각 층간 절연막들 사이에서 동일 금속배선이라도 서로 이격되어 있는데, 이격된 부분이 동일한 수직선 상에 있다. 즉, 상기 제1 및 제6 금속배선(12, 32) 사이에 상기 제2 내지 제5 금속배선(16, 20, 24, 28)은 존재하지 않고 순수하게 상기 제1 내지 제5 층간 절연막(14, 18, 22, 26, 30)만이 형성되어 있는 영역(34)이 존재한다. 이 영역(34)의 폭(W)은 상기 제2 금속배선(16) 사이의 이격거리에 해당한다. 따라서, 상기 폭(W)은 0.7㎛정도이다.
상기 금속배선들(12, 16, 20, 24, 28, 32)과 상기 층간 절연막들(14, 18, 22, 26, 30)은 서로 열패창계수가 다르다. 상기 금속배선이 알루미늄 배선이고, 상기 층간 절연막이 산화막인 경우, 상기 금속배선의 열팽창계수가 상기 산화막의 열팽창계수보다 크므로, 상기 제1 내지 제6 금속배선들(12, 16, 20, 24, 28, 32)은 컴프레시브한 스트레스(compressive stress)를 받게 되고, 상기 제1 내지 제5 층간 절연막들(14, 18, 22, 26, 30)은 텐사일한 스트레스(tensile stress)를 받게 된다.
이에 따라, 상기 제1 및 제6 금속배선(12, 32) 사이의 상기 제1 내지 제5 층간 절연막들(14, 18, 22, 26, 30)만 존재하는 영역에 큰 텐사일 스트레스가 작용하게되고, 그 결과, 상기 제5 금속배선(28) 사이를 채우는 상기 제5 층간 절연막(30)에 크랙(crack)이 형성되고, 이 크랙은 아래에 형성된 층간 절연막을 따라 상기 제2 금속배선(16) 사이를 채운 상기 제2 층간 절연막(18)에 까지 확장된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술이 갖는 문제점을 해소하기 위한 것으로서, 다층 금속배선 사이의 층간 절연막에 크랙(crack)이 형성되는 것을 방지할 수 있는 안정된 다층 금속배선 구조를 갖는 반도체 장치를 제공함에 있다.
도 1은 종래 기술에 의한 다층 금속배선 구조의 단면도이다.
도 2는 본 발명의 제1 실시예에 의한 다층 금속배선 구조의 단면도이다.
도 3은 본 발명의 제2 실시예에 의한 다층 금속배선 구조의 단면도이다.
도 4는 본 발명의 제3 실시예에 의한 다층 금속배선 구조의 단면도이다.
도 5는 본 발명의 제4 실시예에 의한 다층 금속배선 구조의 단면도이다.
도 6은 본 발명의 제1 실시예에 의한 다층 금속배선 구조의 평면도이다.
도 7은 본 발명의 제2 실시예에 의한 다층 금속배선 구조의 평면도이다.
도 8은 본 발명의 제5 실시예에 의한 다층 금속배선 구조의 단면도이다.
*도면의 주요 부분에 대한 부호설명*
40:기판.
42, 46, 50, 54, 58 및 62:제1 내지 제6 금속배선.
70, 74:제7 및 제8 금속배선.
72, 82:제6 및 제7 층간절연막.
80, 84:제9 및 제10 금속배선.
44, 48, 52, 56, 60:제1 내지 제5 층간 절연막.
S1, S2, S3, S4, S5, S6 및 S7:제1 내지 제7 간격.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판, 상기 기판 상에 순차적으로 형성된 다층 금속배선 및 상기 다층 금속배선 사이에 층간 절연막이 형성되어 있는 반도체 장치에 있어서,
상기 다층 금속배선중 선택된 적어도 어느 한층의 금속배선은 상기 선택되지 않은 다른 금속배선 사이의 층간 절연막 상에 형성되어 있는 것을 특징으로 하는 다층 금속배선 구조를 제공한다.
여기서, 상기 다층 금속배선은 제1 내지 제6 금속배선이다.
상기 다층 금속배선중 상기 제5 금속배선은 상기 제4 금속배선 사이의 층간 절연막 상에 형성되어 있다.
또한, 상기 기술적 과제를 달성하기 위하여, 본 발명은 기판; 상기 기판 상에 다층 금속배선이 순차적으로 형성되어 있고, 상기 다층 금속배선 사이 사이에 층간 절연막이 순차적으로 형성되어 있는 반도체 장치에 있어서, 상기 다층 금속배선중 선택된 적어도 어느 한 금속배선은 상기 선택되지 않은 다른 금속배선들과 수직으로 일렬로 나란히 형성되어 있되, 상기 선택된 금속배선간의 간격이 상기 다른 금속배선들간의 간격보다 넓게 형성되어 있는 것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치를 제공한다.
여기서, 상기 다층 금속배선은 제1 내지 제6 금속배선이다.
상기 제5 금속배선 간의 간격이 상기 제2 내지 제4 금속배선간의 간격보다 넓은 것을 특징으로 한다.
본 발명의 다른 실시예에 의하면, 상기 제3 금속배선간의 간격과 상기 제5 금속배선 간의 간격이 상기 제2 및 제4 금속배선들 간의 간격보다 넓다.
본 발명은 안정된 다층 금속배선을 형성하기 위해, 다층 금속배선 사이에 형성된 층간 절연막으로만 이루어진 영역을 줄인다. 즉, 맨 아래층의 금속배선으로부터 맨 위의 금속배선까지 일렬로 다층 금속배선이 형성되어 있는 것이 아니라, 맨 아래층과 맨 위층 사이에 형성되는 금속배선중 선택된 적어도 어느 하나는 일렬로 형성되는 다층 금속배선 사이의 층간 절연막 영역 상에 형성되어 있다. 이때, 다층 금속배선 열(列)로부터 이탈되게 형성된 금속배선과 그 아래의 다른 금속배선 사이의 수평 이격거리는 금속배선간의 스페이스 룰보다 작은 것이 바람직하다. 이와 같은 다층 금속배선 구조에서 층간 절연막의 텐사일 스트레스가 완화되어 각 층에 형성된 금속배선 사이에 형성된 층간 절연막이 크랙되는 것을 방지할 수 있다. 따라서, 안정하게 다층 금속배선을 형성할 수 있다.
이하, 본 발명의 실시예에 의한 크랙이 없는 안정된 다층 금속배선 구조를 갖는 반도체 장치를 첨부된 도면들을 참조하여 상세하게 설명한다.
그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어 질 수도 있다.
첨부된 도면들 중, 도 2는 본 발명의 제1 실시예에 의한 다층 금속배선 구조의 단면도이고, 도 3은 본 발명의 제2 실시예에 의한 다층 금속배선 구조의 단면도이며, 도 4는 본 발명의 제3 실시예에 의한 다층 금속배선 구조의 단면도이다. 도 5는 본 발명의 제4 실시예에 의한 다층 금속배선 구조의 단면도이고, 도 6은 본 발명의 제1 실시예에 의한 다층 금속배선 구조의 평면도이며, 도 7은 본 발명의 제2 실시예에 의한 다층 금속배선 구조의 평면도이다. 도 8은 본 발명의 제5 실시예에 의한 다층 금속배선 구조의 단면도이다.
도 2를 참조하면, 기판(40) 상에 제1 금속배선(42)이 형성되어 있다. 상기 기판(40)은 반도체 기판이 바람직하나, 다른 기판이라도 무방하다. 예를 들면, 상기 기판(40)은 SOI(Silicon On Insulator)기판일 수도 있다. 상기 제1 금속배선(42)의 재질은 알루미늄(Al)이고, 두께는 6,500Å정도이다. 도면으로 도시되어 있지 않지만, 상기 기판(40)과 상기 제1 금속배선(42) 사이에 절연막이 형성되어 있을 수 있다. 상기 제1 금속배선(42)에 따라 상기 절연막에는 상기 기판(40)과 상기 제1 금속배선(42)이 접촉될 수 있는 콘택홀이 포함되어 있을 수 있다. 상기 제1 금속배선(42) 상에 제1 층간 절연막(44)이 형성되어 있다. 상기 제1 층간 절연막(44)의 표면은 평평하게 되어 있다. 상기 제1 층간 절연막(44)은 산화막이다. 상기 제1 층간 절연막(44) 상에 제2 금속배선들(46)이 형성되어 있다. 상기 제2 금속배선들(46)의 재질은 상기 제1 금속배선(42)과 동일한 알루미늄이고, 그 두께는 6,500Å정도이다. 상기 제2 금속배선들(46)은 알루미늄외에 다른 재질의 금속으로된 배선들일 수 있다. 상기 제2 금속배선들(46)은 서로 제1 간격(S1)만큼 이격되어 있다. 본 발명의 실시예에 의하면, 상기 제1 간격(S1)은 0.7㎛정도이다.
상기 제2 금속배선들(46) 상에 상기 제2 금속배선들(46) 사이를 채우는 제2 층간 절연막(48)이 형성되어 있다. 상기 제2 층간 절연막(48)의 표면은 평평하게 되어 있다. 상기 제2 층간 절연막(48)의 재질은 산화막이다. 상기 제2 층간 절연막(48) 상에 제3 금속배선들(50)이 형성되어 있다. 상기 제3 금속배선들(50)은 상기 제2 층간 절연막(48)의 상기 제2 금속배선들(46)을 덮는 영역 상에 형성되어 있다. 따라서, 상기 제2 및 제3 금속배선들(46, 50)은 수직방향으로 일렬로 나란히 형성되어 있다. 상기 제3 금속배선들(50)의 두께는 16,000Å정도이고, 그 재질은 알루미늄이다. 상기 제3 금속배선들(50)은 상기 제2 금속배선들(46) 사이의 제1 간격(S1)보다 넓은 제2 간격(S2)만큼 서로 이격되어 있다. 상기 제3 금속배선들(50) 간의 이격된 부분은 상기 제2 금속배선들(46) 사이의 이격된 부분 위에 있다. 상기 제3 금속배선들(50)은 상기 제2 금속배선들(46)의 이격된 부분으로부터 양측으로 0.35㎛만큼 더 이격되어 있다. 따라서, 본 발명의 실시예에 따르면, 상기 제3 금속배선들(50)간의 제2 간격(S2)은 약1.4㎛정도이다. 상기 제3 금속배선들(50)이 형성된 결과물 상에 상기 제3 금속배선들(50) 사이를 채우고 상기 제3 금속배선들(50)을 덮는 제3 층간 절연막(52)을 형성한다. 상기 제3 층간 절연막(52)의 재질은 상기 제1 층간 절연막(44)이나, 상기 제2 층간 절연막(48)의 재질과 동일하다. 상기 제3 층간 절연막(52)의 표면은 평평하게 되어 있다. 상기 평탄화된 제3 층간 절연막(52) 상에 제4 금속배선들(54)이 형성되어 있다. 상기 제4 금속배선들(54)은 상기 평탄화된 제3 층간 절연막(52)의 상기 제3 금속배선들(50)을 덮고 있는 영역 상에 형성되어 있다. 따라서, 상기 제4 금속배선들(54)은 수직방향으로 상기 제2 및 제3 금속배선들(46, 50)과 일렬로 나란히 형성되어 있다.
본 발명의 실시예에 따르면, 상기 제4 금속배선들(54)의 재질은 상기 제1 내지 제3 금속배선들(42, 46, 50)과 동일한 알루미늄이고, 그 두께는 16,000Å정도이다. 상기 제4 금속배선들(54)은 제3 간격(S3)만큼 이격되어 있다.
또한, 본 발명의 실시예에 따르면, 상기 제3 간격(S3)은 1.4㎛정도이다. 따라서, 상기 제4 금속배선들(54) 간의 이격거리는 상기 제3 금속배선들(50) 간의 이격거리와 동일하다. 상기 제4 금속배선들(54)이 형성되어 있는 결과물 상에 상기 제4 금속배선들(54) 사이를 채우고 상기 제4 금속배선들(54)을 덮는 제4 층간 절연막(56)이 형성되어 있다. 상기 제4 층간 절연막(56)의 표면은 평평하게 되어 있다. 상기 제4 층간 절연막(56)의 재질은 상기 제1 내지 제3 층간 절연막(44, 48, 52)의 재질과 동일한 산화막이다. 하지만, 산화막과 다른 재질일 수 있다. 상기 제4 층간 절연막(56) 상에 제5 금속 배선들(58)이 형성되어 있다. 상기 제5 금속 배선들(58)은 상기 제4 층간 절연막(56)의 상기 제4 금속배선들(54) 사이를 채운 영역 상에 형성되어 있다. 따라서, 상기 제5 금속배선들(58)은 상기 제2 내지 제4 금속배선들(46, 50, 54)이 수직방향으로 일렬로 나란히 형성되어 있는 것과는 달리 상기 제2 내지 제4 금속배선들(46, 50, 54) 사이를 채운 층간 절연막 영역 상에 형성되어 있다. 즉, 상기 제5 금속배선들(58)은 상기 제2 내지 제4 금속배선들(46, 50, 54)로 이루어지는 수직방향으로 나란한 열(列)로부터 이탈되어 있다. 상기 제5 금속배선들(58)이 상기 제4 층간 절연막(56)의 상기 제4 금속배선들(54) 사이를 채운 영역 상에 형성되어 있지만, 한쪽은 상기 제4 층간 절연막(56)의 상기 제4 금속배선들(54)을 덮는 영역에 까지 확장되어 있다. 상기 제5 금속배선들(58)은 상기 제4 금속배선들(54) 위로 0.35㎛정도 확장되어 있다.
한편, 상기 제5 금속배선들(58)의 다른 한쪽은 상기 제4 금속배선들(54)위에 까지 확장되어 있지않다. 결과적으로, 상기 제5 금속배선들(58)의 대부분은 상기 제4 층간 절연막(56)의 상기 제4 금속배선들(54) 사이를 채운 영역 상에 형성되어 있지만, 한쪽의 일부가 상기 제4 층간 절연막(56)의 상기 제4 금속배선들(54)을 덮은 영역 상에 형성되어 있다.
상기 제4 금속배선(54) 사이의 제4 층간 절연막(56) 상에서 상기 제5 금속배선(58)의 일단은 인접한 상기 제4 금속배선(54)의 일단으로부터 수평거리로 스페이스 룰보다 작은 거리(D)내에 있는 것이 바람직하다.
상기 제5 금속배선들(58)의 재질은 상기 제1 내지 제4 금속배선들(42, 46, 50, 54)처럼 알루미늄인 것이 바람직하다. 알루미늄외의 다른 재질일 수도 있다. 상기 제5 금속배선들(58)의 두께는 16,000Å정도이며, 상기 제5 금속배선들(58) 사이의 제4 간격(S4), 즉 이격거리는 1.4㎛정도이다.
본 발명의 제2 실시예에 따르면, 상기 제5 금속배선들(58)은 도 3에 도시한 바와 같이, 상기 제4 층간 절연막(56)의 상기 제4 금속배선들(54)을 덮는 영역 상에 형성되어 있다. 곧, 상기 제5 금속배선들(58)은 상기 제2 내지 제4 금속배선들(46, 50, 54)과 수직방향으로 일렬로 나란히 형성되어 있다. 그러나, 상기 제5 금속배선들(58)은 상기 제2 내지 제4 금속배선들(46, 50, 54)보다 넓은 간격으로 형성되어 있다. 즉, 상기 제5 금속배선들(58)은 제5 간격(S5) 만큼 이격되어 있다. 상기 제5 간격(S5)은 적어도 2.1㎛정도이다.
계속해서, 상기 제5 금속배선들(58)이 형성된 결과물 상에 상기 제5 금속배선들(58) 사이를 채우는 제5 층간 절연막(60)이 형성되어 있다. 상기 제5 층간 절연막(60)의 표면은 평평하게 되어 있다. 상기 평탄화된 제5 층간 절연막(60) 상에 제6 금속배선(62)이 형성되어 있다. 상기 제6 금속배선(62)의 두께는 16,000Å정도이며, 재질은 알루미늄으로써, 상기 제1 내지 제5 금속배선들(42, 46, 50, 54, 58)의 재질과 동일한 것이 바람직하다.
도 4 및 도 5에 본 발명의 제3 및 제4 실시예에 의한 다층 금속배선 구조가도시되어 있다.
먼저, 도 4를 참조하면, 본 발명의 제3 실시예에 의한 다층 금속배선 구조는 기판(40) 상에 두 개의 금속배선들(70, 74)이 순차적으로 형성되어 있고, 그 사이에 제6 층간 절연막(72)이 형성되어 있는 다층 금속배선을 개시하고 있다. 본 발명의 제3 실시예는 다층 금속배선이 두 층의 금속배선들(70, 74)로 구성되는 것을 제외하고는 상기 본 발명의 제1 실시예와 동일한 개념의 다층 금속배선구조이다.
즉, 상기 제3 실시예에 의한 두 층의 금속배선들(70, 74)중 제7 금속배선(70)과 제8 금속배선(74)은 각각 상기 제1 실시예의 제4 금속배선(54)과 제5 금속배선(58)에 해당한다.
도 5를 참조하면, 기판(40) 상에 제9 및 제10 금속배선들(80, 84)이 순차적으로 형성되어 있고, 그 사이에 제7 층간 절연막(82)이 형성되어 있다. 상기 제9 금속배선(80)은 서로 제6 간격(S6), 예컨대 1.4㎛정도 이격되어 있다. 그리고 상기 제10 금속배선(84)은 제7 간격(S7), 예컨대 1.4㎛정도 이격되어 있다. 상기 제10 금속배선(84)은 상기 제9 금속배선(80) 사이의 상기 제7 층간 절연막(82) 상에 형성되어 있다. 그러나, 상기 제10 금속배선(84)은 상기 제1 및 제3 실시예와 달리, 상기 제9 금속배선(80) 사이의 상기 제7 층간 절연막(82) 전 영역 상에 형성되어 있다. 따라서, 상기 제7 층간 절연막(82) 상에서 상기 제10 금속배선(84)의 일단과 그에 인접한 상기 제9 금속배선(80)의 수평 이격거리는 없다(0㎛).
즉, 상기 제10 금속배선(84)은 상기 제9 금속배선(80) 사이의 제7 층간 절연막(82) 전 영역과 상기 제9 금속배선(80)의 일측의 일부영역이 포함된 영역 상에형성되어 있거나, 상기 제7 층간 절연막(82) 전 영역과 상기 제9 금속배선(80)의 양측 일부영역이 포함된 영역 상에 형성되어 있다.
도 6은 상기 제1 실시예에 의한 다층 금속배선구조의 평면도를 나타낸 것인데, 구체적으로는 상기 제1 내지 제6 금속배선중에서 상기 제5 금속배선의 평면도이다.
도 6을 참조하면, 두 개의 제5 금속배선들(58a, 58b)은 각각 복수개의 금속층 패턴들(58c, 58d)로 이루어져 있다. 상기 두 개의 제5 금속배선(58a, 58b)을 이루는 금속층 패턴들(58c, 58d)은 동일 배선내에서 제4 간격(S4) 만큼 이격되어 있다. 그러나, 상기 두 개의 제5 금속배선들(58a, 58b)중 첫 번째 제5 금속배선(58a)을 이루는 금속층 패턴들(58c)과 두 번째 제5 금속배선(58b)를 이루는 금속층 패턴(58d) 간의 수평으로 이격된 거리(D1)는 상기 제5 금속배선들(58a, 58b)를 구현하는데 있어서 요구되는 스페이스 디자인 룰보다 작은 것이 바람직하다.
도 6은 상기 제5 금속배선의 평면도에 관한 것이나, 금속배선 사이의 층간 절연막 상에 형성되는 금속배선이 상기 제5 금속배선이 아닌 다른 금속배선, 예컨대 상기 제3 금속배선이나 상기 제4 금속배선인 경우, 상기 도 6에 도시한 평면도는 상기 제3 금속배선 또는 제4 금속배선에 관한 평면도일 것이다.
계속해서 도 7을 참조하여, 본 발명의 제2 실시예에 의한 다층 금속배선의 평면도를 살펴본다.
도 7을 참조하면, 제5 금속배선(58c, 58d)이 수평으로 제5 간격(S5) 만큼 이격되어 있음을 알 수 있다. 또한, 상기 제5 금속배선(58) 아래 점선으로 나타낸 상기 제4 금속배선(54)은 상기 제4 간격(S4)보다 작은 제3 간격(S3)만큼 수평으로 이격되어 있는 것을 알 수 있다. 상기 제5 금속배선(58c, 58d)은 상기 제4 금속배선(54)의 이격된 경계로부터 상기 제4 금속배선으로 따라 양측으로 더 이격되어 있다.
도 6에 도시된 것과는 달리, 도 7에 도시된 상기 제5 금속배선(58c, 58d)은 상기 제4 금속배선(54)을 덮고 있는 층간 절연막(56) 상에 수평 및 수직방향으로 일렬로 나란히 형성되어 있다. 도 7에 도시한 평면도는 이격거리가 더 넓어진 제5 금속배선에 대한 것이나, 상기 도 7에 도시된 평면도는 상기 제3 또는 제4 금속배선에 대한 평면도일 수도 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 상기 금속배선의 재질로써 알루미늄 대신 다른 금속물질, 예컨대 구리(Cu)를 사용하거나 상기 층간 절연막의 재질로써 상기 실리콘 산화막 대신 다른 절연막, 예컨대 고밀도 플라즈마(High Density Plasma)막 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)막을 사용하여 본 발명을 실시할 수 있음이 명백하다.
또한, 상기 제1 실시예에서 상기 제1 내지 제6 금속배선들중 상기 제5 금속배선이 상기 제4 금속배선 사이의 층간 절연막 상에 형성되어 있으나, 상기 제5 금속배선 대신 다른 금속배선, 예컨대 상기 제4 금속배선이나 상기 제3 금속배선 등이 그 하부에 형성되어 있는 금속배선 사이에 형성된 층간 절연막 상에 형성되어있을 수도 있다.
또한, 두 개 이상의 금속배선이 나머지 금속배선 사이의 층간 절연막이 형성된 영역 상에 형성되어 있을 수 있다.
예를 들면, 도 8에 도시한 바와 같이, 상기 제1 실시예의 상기 제1 내지 제6 금속배선(42, 46, 50, 54, 58, 62)으로 이루어지는 다층 금속배선구조에서 상기 제5 금속배선(58)은 상기 제4 금속배선(54) 사이의 층간 절연막 상에 형성되어 있고, 상기 제3 금속배선(50)은 상기 제2 금속배선(46) 사이의 층간 절연막 상에 형성되어 있을 수 있다. 이때, 상기 제3 금속배선(50)과 상기 제4 금속배선(54) 간의 수평으로 이격된 거리(D3)의 조건은 상기 제5 금속배선(58)과 상기 제4 금속배선(54) 간의 수평 이격거리(D)에 대한 조건과 동일하다.
본 발명의 변형 실시예로써, 상기 제1 및 제2 실시예를 결합한 실시예가 있을 수 있다.
예를 들면, 상기 제1 실시예의 제1 내지 제6 금속배중에서, 상기 제3 금속배선이 상기 제2 금속배선 사이의 층간 절연막 상에 형성되어 있고, 상기 제5 금속배선은 상기 제5 간격(S5)으로 이격되어 있는 변형 실시예가 있을 수 있다.
따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명은 다층 금속배선들이 수직방향으로 일렬로 나란히 형성되어 있는 다층 금속배선을 제공하되, 상기 다층 금속배선들 중 선택된 적어도 어느 한 금속배선이 상기 열(列)을 벗어나서 그 아래의 다른 금속배선 사이의 층간 절연막 상에 형성되어 있는 다층 금속배선을 제공하고, 또한 상기 선택된 금속배선이 상기 열(列)로부터 이탈되지 않는 대신 상기 선택된 금속배선간의 간격이 더 넓어진 다층 금속배선 구조를 제공한다.
이와 같은 다층 금속배선구조에서 금속배선 사이에 형성된 층간 절연막의 텐사일 스트레스는 완화되고 그 결과, 층간 절연막에 크랙(crack)이 형성되는 것을 방지할 수 있다.

Claims (8)

  1. 기판;
    상기 기판 상에 다층 금속배선이 순차적으로 형성되어 있고, 상기 다층 금속배선 사이 사이에 층간 절연막이 순차적으로 형성되어 있는 반도체 장치에 있어서,
    상기 다층 금속 배선중 선택된 적어도 어느 한 금속 배선은 아래에 형성된 선택되지 않은 금속 배선 사이에 형성된 층간 절연막 상에 형성되어 있되, 상기 금속 배선은 동일 층간 절연막 상에 형성된 금속 배선인것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치.
  2. 제1항에 있어서, 상기 선택된 금속배선과 상기 선택되지 않은 다른 금속배선사이에 수평으로 이격된 거리는 상기 금속배선의 디자인 룰(desing rule)보다 작은 것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치.
  3. 제2항에 있어서, 상기 다층 금속배선은 상기 기판 상에 순차적으로 형성된 제1 내지 제6 금속배선인 것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치.
  4. 제3항에 있어서, 상기 제5 금속배선은 상기 제4 금속배선 사이의 층간 절연막 상에 형성되어 있되, 상기 제5 금속배선이 상기 제4 금속배선과 수평으로 이격된 거리가 상기 금속배선의 디자인 룰보다 작은 것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치.
  5. 제4항에 있어서, 상기 제3 금속배선이 상기 제2 금속배선 사이의 층간 절연막 상에 형성되어 있되, 상기 제3 금속배선은 상기 제2 금속배선 또는 상기 제4 금속배선과 수평으로 상기 금속배선의 디자인 룰보다 작은 간격 만큼 이격되어 있는 것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치.
  6. 기판;
    상기 기판 상에 다층 금속배선이 순차적으로 형성되어 있고, 상기 다층 금속배선 사이 사이에 층간 절연막이 순차적으로 형성되어 있는 것을 특징으로 하는 다층 금속배선을 구비하는 반도체 장치에 있어서,
    상기 다층 금속배선중 선택된 적어도 어느 한 금속배선이상기 선택되지 않은 다른 금속배선들과 수직으로 일렬로 나란히 형성되어 있되,상기 선택된 금속 배선간의 수평이격거리는 선택되지 않은 금속 배선간의 수평이격거리보다 넓고, 그 이격거리는 적어도 2.1㎛인것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치.
  7. 제6항에 있어서, 상기 다층 금속배선은 제1 내지 제6 금속배선인 것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치.
  8. 제7항에 있어서, 상기 제5 금속배선 간의 간격이 상기 제2 내지 제4 금속배선 사이의 간격보다 넓은 것을 특징으로 하는 다층 금속배선 구조를 갖는 반도체 장치.
KR1019980049773A 1998-11-19 1998-11-19 크랙이없는안정된다층금속배선구조를갖는반도체장치 KR100304696B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980049773A KR100304696B1 (ko) 1998-11-19 1998-11-19 크랙이없는안정된다층금속배선구조를갖는반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049773A KR100304696B1 (ko) 1998-11-19 1998-11-19 크랙이없는안정된다층금속배선구조를갖는반도체장치

Publications (2)

Publication Number Publication Date
KR20000033091A KR20000033091A (ko) 2000-06-15
KR100304696B1 true KR100304696B1 (ko) 2001-11-02

Family

ID=19559029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049773A KR100304696B1 (ko) 1998-11-19 1998-11-19 크랙이없는안정된다층금속배선구조를갖는반도체장치

Country Status (1)

Country Link
KR (1) KR100304696B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410990B1 (ko) 2001-02-20 2003-12-18 삼성전자주식회사 다층배선을 갖는 반도체 장치 및 그의 제조방법
US7863746B2 (en) 2001-02-20 2011-01-04 Mosaid Technologies Incorporated Semiconductor device having metal lines with slits

Also Published As

Publication number Publication date
KR20000033091A (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
CN100433293C (zh) 半导体器件及其制造方法
JP2008109043A (ja) 半導体装置の製造方法および半導体装置
JP2003297918A5 (ko)
JP2000150429A (ja) 半導体装置およびその製造方法
KR100304696B1 (ko) 크랙이없는안정된다층금속배선구조를갖는반도체장치
KR100610703B1 (ko) 반도체 집적 회로 장치
US20130300001A1 (en) Semiconductor device
JP2752863B2 (ja) 半導体装置
US6534870B1 (en) Apparatus and method for manufacturing a semiconductor device
US5998872A (en) Semiconductor device for avoiding cracks in insulating spaces between metal wiring patterns
JP5922331B2 (ja) 半導体装置の配線構造及びその製造方法
JP4302505B2 (ja) 半導体装置
US20040222531A1 (en) Semiconductor device
JPH0713962B2 (ja) 多層配線構造を有する半導体装置
KR100316715B1 (ko) 다층 금속 배선을 구비하는 반도체 장치
JPH061795B2 (ja) 多層配線構造体
JP2010171291A (ja) 半導体装置および半導体装置の製造方法
TW469617B (en) Method and apparatus relating to interconnect lines
JP2000357737A (ja) 半導体装置及びその製造方法
JPS63260054A (ja) 半導体集積回路装置
US5296742A (en) Multilayered integrated circuit chip wiring arrangement
KR100549582B1 (ko) 반도체소자의 층간절연막 형성방법
KR20050050875A (ko) 반도체 소자 및 그 제조 방법
JP6825659B2 (ja) 多層配線構造体及び多層配線構造体を用いた半導体装置
JPS5870554A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee